[发明专利]存储器元件及其制备方法

说明书

本申请提供一种具有多个字元线(WL)并减少泄漏的存储器元件及其制备方法。该存储器元件包括一半导体基底，其定义有一主动区并包括延伸至该半导体基底的一凹槽；以及设置在该凹槽内的一字元线，其中该字元线包括设置在该凹槽内的一绝缘层、由该绝缘层包围的一导电层以及由该导电层包围的一导电构件，并且该绝缘层包括与该凹槽共形的一衬层部分和设置在该导电层之上的一突出部分。本申请还公开一种该存储器元件的制备方法。

技术领域

本申请案主张美国第17/552,882号及第17/552,736号专利申请案的优先权(即优先权日为“2021年12月16日”)，其内容以全文引用之方式并入本文中。

本公开关于一种存储器元件及其制备造方法，特别是关于一种具有减少泄漏的字元线的存储器元件及其制备方法。

背景技术

动态随机存取存储器(DRAM)是一种半导体配置，用于将数据位元存储在集成电路(IC)内的独立电容中。DRAM通常被形成为沟槽式电容DRAM单元。一种制备埋入式栅极电极的先进方法涉及在包括浅沟隔离(STI)结构的主动区(AA)的沟槽中构建晶体管的栅极和字元线。

在过去的几十年里，随着半导体制造技术的不断提升，电子元件的尺寸也相应地缩小。当单元晶体管的尺寸减少到几纳米的长度时，可能会发生电流泄漏。而漏电流可能导致单元晶体管的性能大幅下降。因此，期望开发出能解决相关制造难题的改进措施。

上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一个实施例提供一种存储器元件。该存储器元件包括一半导体基底，其定义有一主动区并包括延伸至该半导体基底中的一凹槽；以及设置在该凹槽内的一字元线，其中该字元线包括设置在该凹槽内的一绝缘层、由该绝缘层包围的一导电层，以及由该导电层包围的一导电构件，并且该绝缘层包括与该凹槽共形的一衬层部分和设置在该导电层之上的一突出部分。

在一些实施例中，该衬层部分的一顶面和该突出部分的一顶面通过该半导体基底曝露。

在一些实施例中，该突出部分与该导电层的一顶面接触。

在一些实施例中，该突出部分设置在该导电构件之上。

在一些实施例中，该衬层部分和该突出部分包括一相同材料。

在一些实施例中，该衬层部分和该突出部分是整体形成。

在一些实施例中，该绝缘层包括氧化物。

在一些实施例中，该导电层包括氮化钛(TiN)。

在一些实施例中，该导电构件包括钨(W)。

在一些实施例中，该字元线包括设置在该导电层和该导电构件上方的一功函数构件，以及设置在该功函数构件上方的一栅极绝缘构件。

在一些实施例中，该功函数构件和该栅极绝缘构件由该绝缘层包围。

在一些实施例中，该功函数构件和该栅极绝缘构件与该突出部分接触。

在一些实施例中，该导电层和该导电构件的一总宽度实质上等于该突出部分和该功函数构件的一总宽度。

在一些实施例中，该导电层和该导电构件的一总宽度实质上等于该突出部分和该栅极绝缘构件的一总宽度。

在一些实施例中，该功函数构件包括多晶硅。

在一些实施例中，该栅极绝缘构件包括氮化物。