[发明专利]半导体结构的制造方法

说明书

本公开实施例涉及半导体技术领域，提供一种半导体结构的制造方法，包括：提供基底；在基底上形成半导体层初始掩膜层；对半导体层进行P型掺杂，以将半导体层转换为初始掩膜层；对初始掩膜层进行第一图形化处理，以形成具有开口的掩膜层；以掩膜层为掩膜，并采用刻蚀工艺对基底进行第二图形化处理，刻蚀工艺对基底的刻蚀速率大于对掩膜层的刻蚀速率。本公开实施例至少有利于提高对初始掩膜层和基底的图形化处理精度。

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种半导体结构的制造方法。

背景技术

在半导体工艺中，随着半导体器件的几何图案尺寸的降低，对图形化处理的精度提出了更高的要求。在制备半导体结构的工艺过程中，影响图形化处理精度的因素包括：掩膜层与光罩之间的对准精度以及掩膜层与待刻蚀基底之间的刻蚀选择比。其中，掩膜层与基底之间的刻蚀选择比越大，越有利于刻蚀工艺通过掩膜层将图案传递给基底，而且掩膜层自身的光学性能会影响掩膜层与光罩之间的对准精度。

发明内容

本公开实施例提供一种半导体结构的制造方法，至少有利于提高对初始掩膜层和基底的图形化精度。

根据本公开一些实施例，本公开实施例一方面提供一种半导体结构的制造方法，包括：提供基底；在所述基底上形成半导体层；对所述半导体层进行P型掺杂，以将所述半导体层转换为初始掩膜层；对所述初始掩膜层进行第一图形化处理，以形成具有开口的掩膜层；以所述掩膜层为掩膜，并采用刻蚀工艺对所述基底进行第二图形化处理，所述刻蚀工艺对所述基底的刻蚀速率大于对所述掩膜层的刻蚀速率。

在一些实施例中，所述初始掩膜层的材料包括硼硅化合物，且所述硼硅化合物中硼原子与硅原子的原子百分比的范围为1：1～3：2。

在一些实施例中，所述初始掩膜层的消光系数小于0.45。

在一些实施例中，所述初始掩膜层的消光系数的范围为0.34～0.44。

在一些实施例中，沿所述基底指向所述初始掩膜层的方向上，所述初始掩膜层的厚度范围为400nm～460nm。

在一些实施例中，进行所述采用刻蚀工艺对所述基底进行第二图形化处理的步骤之后，部分所述掩膜层被保留，沿所述基底指向所述初始掩膜层的方向上，被保留的所述掩膜层的厚度与所述初始掩膜层的厚度的比值范围为0.13～0.16。

在一些实施例中，沿所述基底指向所述初始掩膜层的方向上，被保留的所述掩膜层的厚度范围为65nm～75nm。

在一些实施例中，形成所述半导体层的步骤包括：在所述基底上形成初始半导体层；对所述初始半导体层进行N型掺杂或者P型掺杂，以将所述初始半导体层转换为所述半导体层。

在一些实施例中，所述初始掩膜层上具有光刻标记；在所述采用第一刻蚀工艺对所述初始掩膜层进行第一图形化处理的步骤中，还包括：提供具有所述开口的光罩，所述光罩上也具有所述光刻标记；其中，所述光罩上的所述光刻标记与所述初始掩膜层上的所述光刻标记重合。

在一些实施例中，在所述基底上形成所述初始掩膜层之后，在对所述初始掩膜层进行所述第一图形化处理之前，还包括：在所述初始掩膜层远离所述基底的一侧依次堆叠形成第一掩膜层和第二掩膜层，所述第二掩膜层包括相邻的第一区和第二区；利用所述光罩对所述第二区进行光照，使得被光照的所述第二区的膜层特性发生改变；采用相同的刻蚀工艺对所述第一区和所述第二区进行刻蚀，且所述刻蚀工艺对所述第一区刻蚀速率小于对所述第二区的刻蚀速率，以在去除所述第一区时，部分所述第二区被保留，以形成具有所述开口的所述第二掩膜层。

在一些实施例中，对所述初始掩膜层进行所述第一图形化处理步骤包括：以具有所述开口的所述第二掩膜层为掩膜刻蚀所述第一掩膜层，以形成具有所述开口的所述第一掩膜层；以具有所述开口的所述第一掩膜层为掩膜刻蚀所述初始掩膜层。