[发明专利]半导体结构及其制备方法

说明书

本公开提供一种半导体结构及其制备方法。该半导体结构包括一半导体基底以及一掺杂多晶硅接触点。该掺杂多晶硅接触点设置在该半导体基底上。该掺杂多晶硅接触点包括一掺杂材料，该掺杂材料具有一掺杂浓度，该掺杂浓度等于或是超过10supgt;15/supgt;atom/cmsupgt;3/supgt;。

本发明主张美国第17/546,537号及第17/546,293号专利申请案的优先权(即优先权日为“2021年12月9日”)，其内容以全文引用的方式并入本文中。

技术领域

本公开涉及一种半导体结构及其制备方法。尤其涉及一种具有电性接触点的半导体结构及其制备方法。

背景技术

半导体元件使用在不同的电子应用，半导体结构的尺寸不断缩小以满足目前的应用需求。然而，在按比例缩小过程中会出现各种问题，并影响最终的电子特性、品质以及良率。例如，在半导体结构的电性接触结构内所形成的缺陷可能导致电阻及/或漏电流的增加。因此，在提高产品品质、良率以及可靠度方面仍然存在挑战。

上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本发明的任一部分。

发明内容

本公开的一实施例提供一种半导体结构，包括一半导体基底以及一掺杂多晶硅接触点。该掺杂多晶硅接触点设置在该半导体基底上，该掺杂多晶硅接触点包括一掺杂材料。该掺杂材料具有一掺杂浓度，该掺杂浓度等于或超过大约10¹⁵atom/cm³。

本公开的另一实施例提供一种半导体结构，包括一半导体基底以及一电性接触点。该电性接触点电性连接到该半导体基底。该电性接触点包括一导电元素以及一掺杂材料，该掺杂材料具有一掺杂浓度，该掺杂浓度等于或超过大约10¹⁵atom/cm³。该掺杂材料包括一第一掺杂元素，而该导电元素的一原子量与该第一掺杂元素的一原子量之间的一差距小于大约100。

本公开的再另一实施例提供一种半导体结构的制备方法，包括提供一半导体基底；以及形成一介电结构在该半导体基底上，该介电结构具有一沟槽。该制备方法亦包括将一多晶硅材料填满在该介电结构的该沟槽中；以及检查该多晶硅材料以决定该多晶硅材料具有形成在其中之一或多个缺陷的一区域。该制备方法还包括将该多晶硅材料与一掺杂材料注入到该区域中；以及退火该多晶硅材料以形成一掺杂多晶硅接触点。

通过将一掺杂材料注入到具有形成在一沟槽中的一或多个缺陷的一导电材料的一区域中，该掺杂材料的原子及/或离子可修复该导电材料的多个缺陷。因此，可降低从已修复的导电材料所形成的一电性接触点的电阻，可改善数据率，还可避免漏电流。

上文已相当广泛地概述本公开的技术特征及优点，以使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离随附的权利要求所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求合并考虑附图时，可得以更全面了解本发明的公开内容，附图中相同的元件符号指相同的元件。

图1A是结构示意图，例示本公开一些实施例的半导体结构。

图1B是结构示意图，例示本公开一些实施例的半导体结构。

图2A是结构示意图，例示本公开一些实施例制备半导体结构的一阶段。

图2B是结构示意图，例示本公开一些实施例制备半导体结构的一阶段。

图2C是结构示意图，例示本公开一些实施例制备半导体结构的一阶段。