[发明专利]半导体装置

说明书

目的在于提供与输入电容及反馈电容的控制相关的频率响应性提高的半导体装置。半导体装置具有电容调整区域。电容调整区域包含第1导电型的第1半导体层、第2导电型的第2半导体层及多个控制沟槽栅极。第1半导体层是作为半导体基板的上表面的表层而设置的。第2半导体层选择性地设置于第1半导体层的上表面侧。第2半导体层与多个控制沟槽栅极的侧面接触。第1半导体层、第2半导体层与晶体管的发射极电极电连接。至少1个控制沟槽栅极的控制沟槽电极与晶体管的栅极电极电连接。

技术领域

本发明涉及半导体装置。

背景技术

就由具有沟槽型MOS(Metal Oxide Semiconductor)构造的栅极来驱动的IGBT(Insulated Gate Bipolar Transistor)而言，在该驱动时，在沟槽栅极形成输入电容和反馈电容。输入电容对应于栅极-发射极间电容(C_ge)与栅极-集电极间电容(C_gc)之和(C_ge+C_gc)，反馈电容对应于栅极-集电极间电容(C_gc)。为了IGBT的通断损耗的降低，与其用途匹配地调整上述输入电容与反馈电容之间的比率。

在专利文献1中提出了在p型半导体层配置有沟槽、导电体及绝缘膜的电力用半导体装置。就这样的电力用半导体装置而言，栅极-发射极间的内置静电电容增加。

专利文献1：日本特开2013-201266号公报

在专利文献1所记载的这样的构造中，所附加的内置电容的频率响应性差，内置电容的生成无法追随IGBT的通断速度。

发明内容

本发明为了解决上述课题，目的在于，提供输入电容及反馈电容的频率响应性提高的半导体装置。

本发明涉及的半导体装置具有半导体基板、晶体管区域及电容调整区域。晶体管区域设置于半导体基板，该晶体管区域包含晶体管。电容调整区域设置于半导体基板。电容调整区域包含第1导电型的第1半导体层、第2导电型的第2半导体层及多个控制沟槽栅极。第1半导体层是作为半导体基板的上表面的表层而设置的。第2半导体层被作为半导体基板的表层而选择性地设置于第1半导体层的上表面侧。多个控制沟槽栅极各自包含控制沟槽绝缘膜及控制沟槽电极。控制沟槽绝缘膜形成于从半导体基板的上表面将第2半导体层贯通且在第1半导体层内具有前端的沟槽的内壁。控制沟槽电极隔着控制沟槽绝缘膜而形成于沟槽的内部。第2半导体层与多个控制沟槽栅极的侧面接触。第1半导体层、第2半导体层与晶体管的发射极电极电连接。多个控制沟槽栅极中的至少1个控制沟槽栅极的控制沟槽电极与晶体管的栅极电极电连接。

发明的效果

根据本发明，提供了输入电容及反馈电容的频率响应性提高的半导体装置。

本发明的目的、特征、方案及优点通过以下的详细说明和附图变得更清楚。

附图说明

图1是表示实施方式1的半导体装置的结构的一个例子的俯视图。

图2是表示实施方式1的半导体装置的结构的一个例子的俯视图。

图3是表示实施方式1的半导体装置的IGBT区域的结构的局部放大俯视图。

图4是表示实施方式1的半导体装置的IGBT区域的结构的剖视图。

图5是表示实施方式1的半导体装置的IGBT区域的结构的剖视图。

图6是表示实施方式1的半导体装置的二极管区域的结构的局部放大俯视图。

图7是表示实施方式1的半导体装置的二极管区域的结构的剖视图。

图8是表示实施方式1的半导体装置的二极管区域的结构的剖视图。