[发明专利]用于多芯片模块的封装结构

说明书

本公开提供一种用于多芯片模块的封装结构，其包括：多个芯片和多个引脚，其中，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口。多个引脚用于将多个芯片的多种类型的接口连接到封装结构外部的器件。其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。

技术领域

本公开设计芯片的封装技术领域，具体地涉及一种用于多芯片模块的封装结构。

背景技术

随着芯片技术的快速发展，对于芯片的各种要求也一直在持续增长，尤其是对于芯片成本的要求。众所周知，芯片的成本很大程度上受到芯片尺寸的限制，而对于芯片尺寸，芯片设计和封装则是重要的影响因素。

近年来，为了提高芯片的整体的良率及降低成本，出现了将多个小尺寸的芯片或管芯(Die)封装在一起的技术。将大尺寸的芯片设计为多个小尺寸的芯片具有可以简化设计、降低大尺寸芯片设计或制作的失误而带来的损失、提高良率等优点，但对于多个小尺寸芯片而言，必然地增加了一些芯片间连接、测试等的工作。芯片间连接、测试等同样会增加芯片封装所需的尺寸，因此，如何减小多芯片场景下的整体的尺寸是目前亟需解决的技术问题。

发明内容

为了解决现有技术中由于多芯片连接、测试等带来的芯片整体尺寸增加的技术问题，本公开提供了用于多芯片模块的封装结构，其对于多个芯片中的相同类型的接口，共用同一引脚，从而减少芯片封装时所需的引脚数量，进而减少芯片的整体面积并降低成本。

本公开至少一个实施例提供一种用于多芯片模块的封装结构，包括：多个芯片，多个芯片包括多种类型的接口，并且多个芯片中的每个芯片包括至少一种类型的接口，多个芯片中至少两个芯片具有一种或多种相同类型的接口，其中多种类型的接口包括用于测试和校准的接口；和多个引脚，用于将多个芯片的多种类型的接口连接到封装结构外部的器件，其中，多个引脚中的第一引脚对应于多个芯片中的至少两个芯片，并且用于将至少两个芯片所包括的相同类型的接口连接到封装结构外部的器件。

例如，在本公开一实施例提供的封装结构中，至少两个芯片通过第一引脚分时连接到封装结构外部的器件，封装结构外部的器件为一个或多个器件。

例如，在本公开一实施例提供的封装结构中，对于多个芯片中至少一部分芯片中的每个芯片，芯片还包括第一电路，第一电路用于结合封装结构外部的器件，对芯片进行预设操作。

例如，在本公开一实施例提供的封装结构中，第一电路为校准电路，在封装结构外部的器件为校准电阻，校准电路结合校准电阻，对芯片进行校准操作，以调整芯片的接口的等效电阻值。

例如，在本公开一实施例提供的封装结构中，第一引脚将至少两个芯片分时连接到同一个校准电阻；多个芯片中的不同芯片的第一接口具有相同类型时，多个芯片各自通过一个第一引脚同时连接取值相同的不同校准电阻，或者多个芯片通过仅一个第一引脚分时连接同一个校准电阻。

例如，在本公开一实施例提供的封装结构中，多个芯片通过仅一个第一引脚分时连接同一个校准电阻时，多个芯片对应的多个第一电路根据预设顺序依次连接同一个校准电阻并按照预设顺序进行校准操作。

例如，在本公开一实施例提供的封装结构中，校准电路包括：可调电阻，用于根据控制信号调整芯片的相应接口的等效电阻值；比较器，与可调电阻及校准电阻连接，用于将等效电阻值与校准电阻之间的电压值与参考电压信号进行比较，得到比较结果；和控制器，用于在接收到进行校准操作的指示信号时，获取比较结果，并根据比较结果生成控制信号。

例如，在本公开一实施例提供的封装结构中，第一电路为测试电路，测试电路结合封装结构外部的器件，对芯片进行测试操作，以检测芯片的故障情况。