[发明专利]一种高速串行信号非对称失真的自纠正电路和装置

权利要求书

1.一种高速串行信号非对称失真的自纠正电路，其特征在于，包括：

第一单元，所述第一单元包括第一运算放大器，所述第一运算放大器的同相输入端经由第一电阻连接到高速串行信号的第一信号，经由第二电阻连接到高速串行信号的第二信号，反相输入端经由第三电阻接地，输出端经由第四电阻连接到反相输入端；

第二单元，所述第二单元包括第二运算放大器，所述第二运算放大器的同相输入端经由第五电阻连接到电源，经由第八电阻接地，反相输入端经由第六电阻连接到第一运算放大器的输出端，输出端经由第七电阻连接到反相输入端；

第三单元，所述第三单元包括第三运算放大器和第一mos管，所述第三运算放大器的同相输入端经由第十一电阻连接到第一mos管的源极，经由第十电阻连接到电源，反相输入端经由第九电阻接地，输出端经由第十二电阻连接到反相输入端，第一mos管的栅极连接到第二运算放大器的输出端，漏极连接到第二信号，第三运算放大器的输出端作为自纠正电路一个信号的输出端；

第四单元，所述第四单元包括非门和第二mos管，非门的输入端连接到第二运算放大器的输出端，输出端连接到第二mos管的栅极，第二mos管的源极连接到第三运算放大器的输出端，漏极连接到第二信号。

2.根据权利要求1所述的自纠正电路，其特征在于，第一信号为高速串行信号中未发生失真的信号，第二信号为高速串行信号中发生失真的信号。

3.根据权利要求1所述的自纠正电路，其特征在于，还包括：

第一电容，第一电容设置在第一信号的后端；

第二电容，第二电容设置在第二信号的后端；

第三电容，第三电容设置在第三运算放大器的输入端的后端，其中第一电容、第二电容和第三电容都为0.01Uf。

4.根据权利要求1所述的自纠正电路，其特征在于，第一电阻至第十二电阻的阻值都为20kΩ。

5.根据权利要求1所述的自纠正电路，其特征在于，第一mos管和第二mos管为NMOS管。

6.一种高速串行信号非对称失真的自纠正装置，其特征在于，所述自纠正装置包括高速串行信号非对称失真的自纠正电路，自纠正电路包括：

第一单元，所述第一单元包括第一运算放大器，所述第一运算放大器的同相输入端经由第一电阻连接到高速串行信号的第一信号，经由第二电阻连接到高速串行信号的第二信号，反相输入端经由第三电阻接地，输出端经由第四电阻连接到反相输入端；

第二单元，所述第二单元包括第二运算放大器，所述第二运算放大器的同相输入端经由第五电阻连接到电源，经由第八电阻接地，反相输入端经由第六电阻连接到第一运算放大器的输出端，输出端经由第七电阻连接到反相输入端；

第三单元，所述第三单元包括第三运算放大器和第一mos管，所述第三运算放大器的同相输入端经由第十一电阻连接到第一mos管的源极，经由第十电阻连接到电源，反相输入端经由第九电阻接地，输出端经由第十二电阻连接到反相输入端，第一mos管的栅极连接到第二运算放大器的输出端，漏极连接到第二信号，第三运算放大器的输出端作为自纠正电路一个信号的输出端；

第四单元，所述第四单元包括非门和第二mos管，非门的输入端连接到第二运算放大器的输出端，输出端连接到第二mos管的栅极，第二mos管的源极连接到第三运算放大器的输出端，漏极连接到第二信号。

7.根据权利要求6所述的自纠正装置，其特征在于，第一信号为高速串行信号中未发生失真的信号，第二信号为高速串行信号中发生失真的信号。

8.根据权利要求6所述的自纠正装置，其特征在于，还包括：

第一电容，第一电容设置在第一信号的后端；

第二电容，第二电容设置在第二信号的后端；

第三电容，第三电容设置在第三运算放大器的输入端的后端，其中第一电容、第二电容和第三电容都为0.01Uf。

9.根据权利要求6所述的自纠正装置，其特征在于，第一电阻至第十二电阻的阻值都为20kΩ。

10.根据权利要求6所述的自纠正装置，其特征在于，第一mos管和第二mos管为NMOS管。