[发明专利]一种高速串行信号非对称失真的自纠正电路和装置

说明书

本发明提供了一种高速串行信号非对称失真的自纠正电路和装置，电路包括：第一单元包括第一运算放大器，第二单元包括第二运算放大器，第三单元包括第三运算放大器和第一mos管，第四单元包括非门和第二mos管，非门的输入端连接到第二运算放大器的输出端，输出端连接到第二mos管的栅极，第二mos管的源极连接到第三运算放大器的输出端，漏极连接到第二信号。通过使用本发明的方案，能够对失真的电平进行校正，保证接收端接收到正确的差分信号，大大地增加了系统的传输效率，本发明的电路通用性强，可靠性高，成本低。

技术领域

本发明涉及计算机领域，并且更具体地涉及一种高速串行信号非对称失真的自纠正电路和装置。

背景技术

高速串行信号已经发展多年，被广泛地运用在服务器等高新技术硬件领域，其以极高的可靠性及抗击干扰的能力而被大量使用。高速串行差分信号由两根信号线组成，信号P与信号N，高速设计时，对这两根信号有着相应的规范要求，例如P与N的时刻保持着幅值互补的原则，例如P为高电平则N为低电平，P为低电平时N为高电平，且其中高低电平各占信号周期的50％。

在实际的产品应用中，由于系统的复杂性，不可避免的会受到各式各样的外部干扰影响，这就有可能导致P或者N其中一个信号发生电平失真的情况，也就是其中一根线的高低电平占比不为50％，这种情况会严重的影响系统的正常运行，由于接收端是对P和N做差值来提取数据信息，如果失真发生，甚至会直接导致数据的丢失，无法识别。

发明内容

有鉴于此，本发明实施例的目的在于提出一种高速串行信号非对称失真的自纠正电路和装置，通过使用本发明的技术方案，能够对失真的电平进行校正，保证接收端接收到正确的差分信号，大大地增加了系统的传输效率，能够保证系统的稳定可靠运行，本发明的电路通用性强，可靠性高，成本低。

基于上述目的，本发明的实施例的一个方面提供了一种高速串行信号非对称失真的自纠正电路，包括：

第一单元，第一单元包括第一运算放大器，第一运算放大器的同相输入端经由第一电阻连接到高速串行信号的第一信号，经由第二电阻连接到高速串行信号的第二信号，反相输入端经由第三电阻接地，输出端经由第四电阻连接到反相输入端；

第二单元，第二单元包括第二运算放大器，第二运算放大器的同相输入端经由第五电阻连接到电源，经由第八电阻接地，反相输入端经由第六电阻连接到第一运算放大器的输出端，输出端经由第七电阻连接到反相输入端；

第三单元，第三单元包括第三运算放大器和第一mos管，第三运算放大器的同相输入端经由第十一电阻连接到第一mos管的源极，经由第十电阻连接到电源，反相输入端经由第九电阻接地，输出端经由第十二电阻连接到反相输入端，第一mos管的栅极连接到第二运算放大器的输出端，漏极连接到第二信号，第三运算放大器的输出端作为自纠正电路一个信号的输出端；

第四单元，第四单元包括非门和第二mos管，非门的输入端连接到第二运算放大器的输出端，输出端连接到第二mos管的栅极，第二mos管的源极连接到第三运算放大器的输出端，漏极连接到第二信号。

根据本发明的一个实施例，第一信号为高速串行信号中未发生失真的信号，第二信号为高速串行信号中发生失真的信号。

根据本发明的一个实施例，还包括：

第一电容，第一电容设置在第一信号的后端；

第二电容，第二电容设置在第二信号的后端；

第三电容，第三电容设置在第三运算放大器的输入端的后端，其中第一电容、第二电容和第三电容都为0.01Uf。

根据本发明的一个实施例，第一电阻至第十二电阻的阻值都为20kΩ。

根据本发明的一个实施例，第一mos管和第二mos管为NMOS管。