[发明专利]用于半导体裸片组合件的导电缓冲层以及相关联的系统和方法

说明书

公开用于半导体裸片组合件的导电缓冲层以及相关联的系统和方法。在实施例中，半导体裸片组合件包含直接接合到彼此的第一半导体裸片和第二半导体裸片。所述第一半导体裸片包含第一铜垫且所述第二半导体裸片包含第二铜垫。所述第一铜垫和第二铜垫形成所述第一半导体裸片和第二半导体裸片之间的互连件，且所述互连件包含处于在所述第一铜垫和第二铜垫之间的导电缓冲材料，其中所述导电缓冲材料包含导电粒子聚合体。在一些实施例中，所述第一铜垫和第二铜垫不相连但通过所述导电缓冲材料彼此电连接。在一些实施例中，所述导电缓冲材料是多孔的以使得所述导电粒子聚合体可响应于施加到所述导电缓冲层的所述压力而被压缩在一起。

技术领域

本公开大体上涉及半导体装置组合件，且更具体地说，涉及用于半导体裸片组合件的导电缓冲层以及相关联的系统和方法。

背景技术

半导体封装通常包含安装在封装衬底上且包覆在保护性覆盖物中的一或多个半导体裸片(例如存储器芯片、微处理器芯片、成像器芯片)。半导体裸片可包含功能特征，例如存储器单元、处理器电路或成像器装置，以及电连接到所述功能特征的接合垫。接合垫可电连接到封装衬底的对应导电结构，所述对应导电结构可耦合到保护性覆盖物外部的端子，使得半导体裸片可连接到更高电平的电路。

在一些半导体封装中，两个或更多个半导体裸片堆叠在彼此之上以减少半导体封装的占据面积。堆叠中的半导体裸片可以类似阶梯的图案布置(这可称作“叠瓦堆叠”)，使得半导体裸片的一部分可自由地可接近，例如，用以将接合线附接到位于所述部分中的一或多个接合垫。在一些情况下，半导体裸片可堆叠成“Z形”图案以相对于上覆于接合垫上方的半导体裸片增加接合垫上方的空间，以便有助于形成接合线。然而，此类布置往往会增加半导体封装的总高度。此外，接合线可增加高度和/或引入信号传播延迟。

发明内容

在一个方面中，本公开涉及一种半导体裸片，其包括：半导体衬底；处于所述半导体衬底上方的介电层；处于所述介电层中的接合垫，所述接合垫包含相对于所述介电层的与所述半导体衬底相对的表面凹进的顶表面；和处于所述接合垫上的导电缓冲层，其中所述导电缓冲层包含导电粒子聚合体，并且是柔性的以响应于施加到所述导电缓冲层的压力而变形。

在另一方面中，本公开涉及一种方法，其包括：提供包含第一介电层的第一半导体裸片，其中所述第一介电层包含具有相对于所述第一介电层的第一表面凹进的第一顶表面的第一接合垫，且其中导电缓冲层安置在所述接合垫上，所述导电缓冲层包含导电粒子聚合体并且是柔性的以响应于施加到所述导电缓冲层的压力而变形；提供包含具有第二表面的第二介电层的第二半导体裸片，其中所述第二介电层包含具有第二顶表面的第二接合垫；附接所述第一半导体裸片和第二半导体裸片以使得所述第一表面与所述第二表面接触以形成接合界面，且所述第一接合垫对准到并面向所述第二接合垫；和加热附接到彼此的所述第一半导体裸片和第二半导体裸片。

在另一方面中，本公开涉及一种半导体裸片组合件，其包括：第一半导体裸片，其包含：第一半导体衬底；处于所述第一半导体衬底上方的第一介电层；和处于所述第一介电层中的第一铜垫，所述第一铜垫具有与所述第一半导体衬底相对的第一表面；和第二半导体裸片，其包含：第二半导体衬底；处于所述第二半导体衬底上方的第二介电层；和处于所述第二介电层中的第二铜垫，所述第二铜垫具有与所述第二半导体衬底相对的第二表面，其中：在所述第一半导体裸片和第二半导体裸片之间的接合界面处，所述第一介电层与所述第二介电层直接接触；且所述第一铜垫和第二铜垫形成所述第一半导体裸片和第二半导体裸片之间的互连件，所述互连件具有处于所述第一铜垫和第二铜垫之间的导电缓冲材料，其中所述导电缓冲层包含导电粒子聚合体，且其中所述导电缓冲层与所述第一铜垫和第二铜垫相比较不致密。

附图说明

参照附图可以更好地理解本发明技术的许多方面。附图中的组件不一定按比例。实际上，重点在于清楚地说明本发明技术的总特征和原理。

图1说明直接接合方案的工艺步骤的各个阶段。