[发明专利]半导体存储器装置在审
申请号: | 202210867111.7 | 申请日: | 2022-07-22 |
公开(公告)号: | CN116322061A | 公开(公告)日: | 2023-06-23 |
发明(设计)人: | 西村贵仁;西川拓也 | 申请(专利权)人: | 铠侠股份有限公司 |
主分类号: | H10B69/00 | 分类号: | H10B69/00 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 存储器 装置 | ||
1.一种半导体存储器装置,其包括:
第一堆叠体,其包含逐一交替堆叠的多个导电层及多个第一绝缘层且包含在与所述多个导电层的堆叠方向相交的第一方向上布置的存储器区、台阶区及连接区;
接触部分,其安置于所述连接区中且使安置于所述第一堆叠体上方及下方的结构彼此电连接;
多个第一支柱,其安置于所述存储器区中,在所述堆叠方向上延伸于所述第一堆叠体中,且在与所述多个导电层的至少一部分的每一相交点处形成存储器单元;
多个第二支柱,其包含第二绝缘层,具有不同于所述第一支柱的层结构的层结构,且在所述堆叠方向上延伸于与安置于所述台阶区中的台阶部分重叠的位置中,在所述堆叠方向上,所述多个导电层经处理成在所述台阶部分中呈台阶形状;及
多个第三支柱,其在所述堆叠方向上延伸于所述第一堆叠体中且具有相同于所述第一支柱的所述层结构的层结构,所述多个第三支柱的至少一部分安置于所述连接区中。
2.根据权利要求1所述的半导体存储器装置,其中
所述多个第二支柱中的每一者具有所述第二绝缘层的单层结构,且
所述多个第三支柱中的每一者包含
绝缘体的芯材,其在所述堆叠方向上延伸,
半导体层,其覆盖所述芯材的侧壁,及
第三绝缘层,其覆盖所述半导体层的侧壁且含有不同于所述第二绝缘层的材料种类的材料种类。
3.根据权利要求2所述的半导体存储器装置,其中
所述第二绝缘层是氧化物层,且
所述第三绝缘层包含氧化物层及氮化物层。
4.根据权利要求1所述的半导体存储器装置,其中
所述多个第二支柱安置于与所述台阶部分重叠的所述位置中以与其中所述多个导电层中所述第一堆叠体的下导电层经处理成所述台阶形状的部分重叠,
对应于所述多个第三支柱的所述至少部分的所述多个第三支柱的第一部分安置于所述连接区中,且
所述多个第三支柱的第二部分安置于与所述台阶部分重叠的所述位置中以与其中所述多个导电层中所述第一堆叠体的上导电层经处理成所述台阶形状的部分重叠,且在所述堆叠方向上延伸。
5.根据权利要求4所述的半导体存储器装置,其进一步包括
隔离层,其在所述堆叠方向上穿透所述多个导电层中的最上导电层或穿透所述最上导电层及所述多个导电层中与所述最上导电层连续的一或多个导电层且在与所述堆叠方向及所述第一方向相交的第二方向上选择性隔离所述多个导电层中的一或多个上导电层,其中
所述多个第三支柱的所述第二部分经安置以与其中由所述隔离层穿透的所述一或多个上导电层经处理成所述台阶形状的部分重叠。
6.根据权利要求5所述的半导体存储器装置,其中
所述多个第三支柱的第三部分安置于与所述台阶部分重叠的所述位置中以与其中所述多个导电层中定位于所述一或多个上导电层下方且在所述堆叠方向上与所述一或多个上导电层中的最下导电层连续的一或多个导电层经处理成所述台阶形状的部分重叠,且在所述堆叠方向上延伸。
7.根据权利要求4所述的半导体存储器装置,其中
所述接触部分包含第二堆叠体,其包含逐一交替堆叠的多个第四绝缘层及所述多个第一绝缘层且在从所述堆叠方向看时由其中分散地布置所述第三支柱的所述第一堆叠体包围。
8.根据权利要求7所述的半导体存储器装置,其中
所述接触部分进一步包含多个直通触点,其在所述堆叠方向上延伸于所述第二堆叠体中且电连接安置于所述第一堆叠体上方及下方的所述结构,且
所述第二及第三支柱中的任何者不安置于所述直通触点之间。
9.根据权利要求1所述的半导体存储器装置,其中
所述多个第二支柱分散地布置于所述整个台阶区之上。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于铠侠股份有限公司,未经铠侠股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210867111.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:印刷电路板和用于制造该印刷电路板的方法
- 下一篇:半导体装置及控制方法