[发明专利]半导体存储器装置

说明书

根据一个实施例，一种半导体存储器装置包含：第一堆叠体，其包含在第一方向上布置的存储器区、台阶区及连接区；多个第一支柱，其安置于所述存储器区中，在堆叠方向上延伸于所述第一堆叠体中；多个第二支柱，其包含第二绝缘层，具有不同于所述第一支柱的层结构的层结构，且在所述堆叠方向上延伸于与在所述堆叠方向上安置于所述台阶区中的台阶部分重叠的位置中；及多个第三支柱，其在所述堆叠方向上延伸于所述第一堆叠体中且具有相同于所述第一支柱的所述层结构的层结构，所述多个第三支柱的至少一部分安置于所述连接区中。

相关申请案的交叉参考

本申请案是基于且主张来自2021年12月17日申请的第2021-204989号日本专利申请案的优先权权益，所述日本专利申请案的全部内容以引用方式并入本文中。

技术领域

本文中描述的实施例大体上涉及一种半导体存储器装置。

背景技术

在例如三维非易失性存储器的半导体存储器装置中，存储器单元三维布置成其中叠多个导电层及多个绝缘层交替堆叠的堆叠体。然而，堆叠体在堆叠方向上部分下沉，因此堆叠体可具有不均匀上表面。

发明内容

一般来说，根据一个实施例，一种半导体存储器装置包含：第一堆叠体，其包含逐一交替堆叠的多个导电层及多个第一绝缘层且包含在与所述多个导电层的堆叠方向相交的第一方向上布置的存储器区、台阶区及连接区；接触部分，其安置于所述连接区中且使安置于所述第一堆叠体上方及下方的结构彼此电连接；多个第一支柱，其安置于存储器区中，在所述堆叠方向上延伸于所述第一堆叠体中，且在与所述多个导电层的至少一部分的每一相交点处形成存储器单元；多个第二支柱，其包含第二绝缘层，具有不同于所述第一支柱的层结构的层结构，且在所述堆叠方向上延伸于与安置于所述台阶区中的台阶部分重叠的位置中，在所述堆叠方向上，所述多个导电层经处理为在所述台阶部分中呈台阶形状；及多个第三支柱，其在所述堆叠方向上延伸于所述第一堆叠体中且具有相同于所述第一支柱的所述层结构的层结构，所述多个第三支柱的至少一部分安置于所述连接区中。

根据实施例，可抑制所述半导体存储器装置的所述堆叠体的下沉。

附图说明

图1A及1B是说明根据实施例的半导体存储器装置的示意性配置实例的视图；

图2A到2E是说明根据实施例的半导体存储器装置的配置的实例的横截面图；

图3A到3C是包含具有Y方向上的根据实施例的半导体存储器装置中的不同层的台阶部分的横截面图；

图4A及4B是说明根据实施例的半导体存储器装置的台阶区及直通接触区中柱状部分的布置的示意性平面图；

图5A到5C是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；

图6A及6B是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；

图7Aa到7Bc是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；

图8Aa到8Bc是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；

图9Aa到9Bc是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；

图10A到10C是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；

图11A到11C是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；

图12Aa到12Bb是循序地说明根据实施例的用于制造半导体存储器装置的方法的程序的部分的视图；