[发明专利]一种内存控制器、访问内存的控制方法及存储设备

权利要求书

1.一种内存控制器，其特征在于，所述内存控制器用于访问动态随机存储器，所述动态随机存储器包括多个rank，所述内存控制器包括：

第一缓存，用于存储针对所述动态随机存储器的数据读取指令；

第二缓存，用于存储针对所述动态随机存储器的数据写入指令；

仲裁模块，基于仲裁规则对所述数据读取指令和/或所述数据写入指令进行仲裁；

其中，所述仲裁规则包括基于所述多个rank指令跳转的时序需求的仲裁规则。

2.根据权利要求1所述的内存控制器，其特征在于，所述多个rank包括第一rank和第二rank，所述仲裁模块具体用于：

响应于所述数据读取指令和所述数据写入指令之间的切换，针对所述第一rank的指令的优先级高于针对所述第二rank的指令；

其中，切换至针对所述第一rank的指令的时序需求小于切换至针对所述第二rank的指令的时序需求。

3.根据权利要求1所述的内存控制器，其特征在于，所述仲裁规则还包括以下中的一种或多种：基于读写连续性的仲裁规则、基于定时器超时的仲裁规则、基于缓存队列空满情况的仲裁规则。

4.根据权利要求1所述的内存控制器，其特征在于，所述第一缓存还可以用于存储所述数据读取指令对应的数据地址，所述第二缓存还可以用于存储所述数据写入指令对应的数据地址。

5.根据权利要求2所述的内存控制器，其特征在于，所述动态随机存储器为第五代低功耗双倍数据速率存储器，所述仲裁模块具体用于：

响应于由所述数据写入指令切换至所述数据读取指令，在所述数据读取指令中，与所述数据写入指令对应不同的rank的指令的优先级高于对应相同的rank的指令。

6.一种访问内存的控制方法，其特征在于，所述访问内存的控制方法用于控制动态随机存储器的访问，所述动态随机存储器包括多个rank，所述控制方法包括：

基于仲裁规则对针对所述动态随机存储器的数据读取指令和/或数据写入指令进行仲裁；

其中，所述仲裁规则包括基于所述多个rank指令跳转的时序需求的仲裁规则。

7.根据权利要求6所述的访问内存的控制方法，其特征在于，所述多个rank包括第一rank和第二rank，所述控制方法包括：

响应于所述数据读取指令和所述数据写入指令之间的切换，针对所述第一rank的指令的优先级高于针对所述第二rank的指令；

其中，切换至针对所述第一rank的指令的时序需求小于切换至针对所述第二rank的指令的时序需求。

8.根据权利要求6所述的访问内存的控制方法，其特征在于，所述仲裁规则还包括以下中的一种或多种：基于读写连续性的仲裁规则、基于定时器超时的仲裁规则、基于缓存队列空满情况的仲裁规则。

9.根据权利要求7所述的访问内存的控制方法，其特征在于，所述动态随机存储器为第五代低功耗双倍数据速率存储器，所述控制方法包括：

响应于由所述数据写入指令切换至所述数据读取指令，在所述数据读取指令中，与所述数据写入指令对应不同的rank的指令的优先级高于对应相同的rank的指令。

10.一种存储设备，其特征在于，所述存储设备包括动态随机存储器以及如权利要求1-5所述的内存控制器。