[发明专利]一种内存控制器、访问内存的控制方法及存储设备

说明书

提供了一种内存控制器、访问内存的控制方法及存储设备，内存控制器用于访问动态随机存储器，动态随机存储器包括多个rank，内存控制器包括：第一缓存，用于存储针对动态随机存储器的数据读取指令；第二缓存，用于存储针对动态随机存储器的数据写入指令；仲裁模块，基于仲裁规则对数据读取指令和/或数据写入指令进行仲裁；其中，仲裁规则包括基于多个rank指令跳转的时序需求的仲裁规则。本申请实施例通过在内存访问指令的仲裁规则中增加基于多个rank指令跳转时序需求的仲裁规则，有助于提高内存控制器访问动态随机存储器的效率。

技术领域

本申请涉及内存访问控制技术领域，更为具体的，涉及一种内存控制器、访问内存的控制方法及存储设备。

背景技术

动态随机存储器广泛应用于手机、手表、计算机等电子设备中。通过内存控制器可以控制动态随机存储器的数据读取以及数据写入的操作。当接收到多条动态随机存储器的访问指令时，内存控制器通常会基于仲裁规则对访问指令进行仲裁，以确定多条访问指令的执行顺序。例如，内存控制器可以基于读写的连续性的仲裁规则对访问指令进行仲裁。但是，现有仲裁规则下，内存控制器访问动态随机存储器的效率有待提升。

发明内容

本申请提供一种内存控制器、访问内存的控制方法及存储设备。下面对本申请实施例涉及的各个方面进行介绍。

第一方面，提供一种内存控制器。内存控制器用于访问动态随机存储器，动态随机存储器包括多个rank，内存控制器包括：第一缓存，用于存储针对动态随机存储器的数据读取指令；第二缓存，用于存储针对动态随机存储器的数据写入指令；仲裁模块，基于仲裁规则对数据读取指令和/或数据写入指令进行仲裁；其中，仲裁规则包括基于多个rank指令跳转的时序需求的仲裁规则。

第二方面，提供一种访问内存的控制方法。访问内存的控制方法用于控制动态随机存储器的访问，动态随机存储器包括多个rank，访问内存的控制方法包括：基于仲裁规则对针对动态随机存储器的数据读取指令和/或数据写入指令进行仲裁；其中，仲裁规则包括基于多个rank指令跳转的时序需求的仲裁规则。

第三方面，提供一种存储设备。存储设备包括动态随机存储器以及如第一方面所述的内存控制器。

本申请实施例通过在内存访问指令的仲裁规则中增加基于多个rank指令跳转时序需求的仲裁规则，有助于提高内存控制器访问动态随机存储器的效率。

附图说明

图1所示为一种内存控制器的结构示意图。

图2所示为一种DDR内存控制器的内部结构示意图。

图3所示为一种读模式切换到写模式的地址仲裁的流程示意图.

图4所示为一种写模式切换到读模式的地址仲裁的流程示意图。

图5所示为一种读模式切换到写模式的存储单元仲裁的流程示意图。

图6所示为一种写模式切换到读模式的存储单元仲裁的流程示意图。

图7所示为一种存储设备的结构示意图。

图8所示为一种访问内存的控制方法的流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。

动态随机存取存储器(dynamic random access memory，DRAM)是一种半导体存储器，主要原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。动态随机存储器因成本低、传输速度快、随时读写等优点，广泛应用于手机、手表、计算机等电子设备中。例如，动态随机存储器可以作为与处理器直接进行数据交换的内部存储器。又如，动态随机存储器可以作为操作系统或者正在运行中的程序的临时数据存储媒介。