[发明专利]半导体装置及控制方法

说明书

一种高速地进行主设备与存储芯片之间的数据传输的半导体装置及控制方法。半导体装置具有：第1芯片，具有输入来自主设备的信号的端子；第2芯片组，第2芯片组是与第1芯片电连接的多个第2芯片；以及第3芯片组，第3芯片组是与第2芯片组并联地与第1芯片电连接的多个第3芯片；第1芯片具有：命令队列，保存从主设备接收到的多个读取命令；以及读取缓冲存储器，缓冲读取数据；向第2芯片组或第3芯片组依次发布保存在命令队列中的多个读取命令；从第2芯片组或第3芯片组保存与多个读取命令对应的读取数据向读取缓冲存储器；基于多个读取命令中的任一个读取命令的执行状态，将保存在缓冲存储器的读取数据中的任一个读取数据向主设备发送。

本申请主张以日本专利申请2021－205982号(申请日：2021年12月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明涉及半导体装置及控制方法。

背景技术

存在构成为能够与主设备连接的半导体装置。这样的半导体装置具有多个存储芯片。此外，半导体装置具有与多个存储芯片连接的多个通道。在主设备与半导体装置之间，传输以存储芯片为对象的命令及数据。希望高速地进行与主设备和存储芯片之间的命令及数据对应的信号的传输。

发明内容

本发明的目的是提供一种高速地进行主设备与存储芯片之间的数据传输的半导体装置及控制方法。

根据一个技术方案，半导体装置具有：第1芯片，具有输入来自主设备的信号的端子；第2芯片组，第2芯片组是与第1芯片电连接的多个第2芯片；以及第3芯片组，第3芯片组是与第2芯片组并联地与第1芯片电连接的多个第3芯片；第1芯片具有：命令队列，保存从主设备接收到的多个读取命令(read command)；以及读取缓冲存储器，将读取数据(readdata)缓冲；将保存在命令队列中的多个读取命令向第2芯片组或第3芯片组依次发布；从第2芯片组或第3芯片组将与多个读取命令对应的读取数据向读取缓冲存储器保存；基于多个读取命令中的任一个读取命令的执行状态，将保存在读取缓冲存储器的读取数据中的任一个读取数据向主设备发送。

附图说明

图1是表示应用了有关第1实施方式的半导体装置的存储系统的结构的图。

图2是表示有关第1实施方式的半导体装置的结构的图。

图3是表示有关第1实施方式的半导体装置的动作的图。

图4是表示有关第2实施方式的半导体装置的动作的图。

图5是表示有关第3实施方式的半导体装置的动作的图。

图6是表示有关第4实施方式的半导体装置的动作的图。

图7是表示有关第4实施方式的半导体装置的其他动作的图。

图8是表示有关第5实施方式的半导体装置的动作的图。

图9是表示有关第6实施方式的半导体装置的动作的图。

图10是表示有关第7实施方式的半导体装置的动作的图。

图11是表示有关第7实施方式的半导体装置的其他动作的图。

图12是表示有关第8实施方式的半导体装置的结构的图。

图13是表示有关第8实施方式的半导体装置的动作的图。

图14是表示有关第9实施方式的半导体装置的动作的图。

图15A是表示有关第9实施方式的通过状态读取命令读取出的数据的一例的图。

图15B是表示有关第9实施方式的将读取数据格式化后的数据的一例的图。