[发明专利]存储器装置、电子装置和存储器装置的操作方法

说明书

提供了一种存储器装置、电子装置和操作存储器装置的方法。所述存储器装置包括：易失性存储器，包括多个存储器单元、多条字线和多条位线，所述易失性存储器被配置为：基于从主机接收的第一读取命令和地址提供存储在所述多个存储器单元之中的目标存储器单元中的输出数据；恢复逻辑电路，被配置为：提供指示所述多条位线之中的第一位线和第二位线的提示数据，缺陷单元连接到第一位线，正常单元连接到第二位线；以及纠错电路，被配置为：通过基于输出数据和提示数据纠正输出数据中的错误而生成纠正的数据，并且将纠正的数据提供给主机。

本申请要求于2021年10月21日在韩国知识产权局提交的第10-2021-0141366号韩国专利申请的优先权，所述韩国专利申请的公开通过引用全部包含于此。

技术领域

本公开涉及一种电子装置，更具体地，涉及一种存储器装置、电子装置和存储器装置的操作方法。

背景技术

半导体存储器装置可被分类为非易失性存储器装置(诸如，闪存装置)或易失性存储器装置(诸如，DRAM)。易失性存储器装置(诸如，DRAM)可用作系统存储器并且可相对便宜。此外，在易失性半导体存储器装置(诸如，DRAM)中，为了增加集成度而减小了制程大小(process scale)。随着制程大小减小，位错误率(bit error rate)会增加并且良率会降低。因此，需要一种以低成本检查和纠正“对半导体存储器装置的错误的响应”的方法。

发明内容

一个或多个实施例提供一种能够基于1位错误纠正2位错误的存储器装置、电子装置和存储器装置的操作方法。

根据实例实施例的一方面，一种存储器装置包括：易失性存储器，包括多个存储器单元、多条字线和多条位线，所述易失性存储器被配置为：基于从主机接收的第一读取命令和地址，提供存储在所述多个存储器单元之中的目标存储器单元中的输出数据；恢复逻辑电路，被配置为：提供指示所述多条位线之中的第一位线和第二位线的提示数据，缺陷单元连接到第一位线，正常单元连接到第二位线；以及纠错电路(ECC)，被配置为：通过基于输出数据和提示数据纠正输出数据中的错误而生成纠正的数据，并将纠正的数据提供给主机。

根据示例实施例的一方面，一种电子装置包括：应用处理器，被配置为输出第一读取命令和地址；缓冲器，包括多个易失性存储器、被配置为从所述多个易失性存储器之中选择与地址对应的易失性存储器的复用器、被配置为纠正通过根据第一读取命令执行的读取操作从易失性存储器读取的输出数据中发生的错误的ECC；以及恢复逻辑电路，被配置为：提供指示第一位线和第二位线的提示数据，坏单元分别连接到第一位线，正常单元连接到第二位线。ECC还被配置为：基于与选择的易失性存储器对应的第一提示数据和输出数据来纠正错误，并且将纠正的数据提供给应用处理器。

根据示例实施例的一方面，一种操作存储器装置的方法包括：接收从主机接收的读取命令和地址；读取存储在多个易失性存储器之中的与地址对应的易失性存储器中的数据；检测从易失性存储器读取的数据中的2位错误；基于与易失性存储器对应的提示数据和从易失性存储器读取的数据来纠正2位错误，以获得纠正的数据；以及将纠正的数据提供给主机。