[发明专利]三维集成结构及其制作方法在审
申请号: | 202210893231.4 | 申请日: | 2022-07-27 |
公开(公告)号: | CN115458390A | 公开(公告)日: | 2022-12-09 |
发明(设计)人: | 章安娜;周玉;胡胜 | 申请(专利权)人: | 武汉新芯集成电路制造有限公司 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;H01L21/033 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 张亚静 |
地址: | 430205 湖北*** | 国省代码: | 湖北;42 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 三维 集成 结构 及其 制作方法 | ||
1.一种三维集成结构的制作方法,其特征在于,包括:
获得一堆叠晶圆,所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区;
对应于所述外围区进行第一切边工艺,形成邻接且包围所述有效器件区的斜切面;以及
对应于所述外围区的外边缘进行第二切边工艺,形成邻接且包围所述斜切面的夹持面,其中,从所述有效器件区的边缘向外,所述堆叠晶圆的厚度经所述斜切面逐渐降低,并在所述夹持面进一步降低。
2.如权利要求1所述的制作方法,其特征在于,所述斜切面包括斜面和弧面中的至少一种。
3.如权利要求1所述的制作方法,其特征在于,在形成所述夹持面后,还包括:
在所述堆叠晶圆的表面涂敷光阻层,所述光阻层连续覆盖所述有效器件区和所述斜切面;
对所述光阻层进行曝光和显影,在所述有效器件区形成贯穿所述光阻层的开口;以及
在所述开口中形成焊料块。
4.如权利要求3所述的制作方法,其特征在于,采用电镀工艺在所述开口中形成焊料块,并且,在所述电镀工艺中,利用夹具在所述夹持面夹持所述堆叠晶圆。
5.如权利要求3所述的制作方法,其特征在于,所述斜切面的外边界与所述夹持面之间的高度落差小于所述光阻层的厚度。
6.如权利要求5所述的制作方法,其特征在于,所述高度落差大于0且小于或等于60μm。
7.一种三维集成结构,其特征在于,包括堆叠晶圆,所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区,所述外围区具有邻接且包围所述有效器件区的斜切面以及邻接且包围所述斜切面的夹持面,其中,从所述有效器件区的边缘向外,所述堆叠晶圆的厚度经所述斜切面逐渐降低,并在所述夹持面进一步降低。
8.如权利要求7所述的制作方法,其特征在于,所述堆叠晶圆包括在所述有效器件区设置的至少一个焊料块。
9.如权利要求7所述的制作方法,其特征在于,所述堆叠晶圆包括在厚度方向堆叠的至少三片晶圆。
10.如权利要求7所述的制作方法,其特征在于,所述夹持面的宽度为3mm~5mm。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210893231.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造