[发明专利]三维集成结构及其制作方法

说明书

本发明涉及一种三维集成结构及其制作方法。所述制作方法中，对应于堆叠晶圆的外围区进行第一切边工艺，形成邻接且包围有效器件区的斜切面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，使得后续在涂敷光阻层时，所述有效器件区和斜切面的连接区域容易被所述光阻层覆盖，避免形成无光阻区而影响后续工艺，所述制作方法还对应于所述外围区的外边缘进行第二切边工艺，以形成邻接且包围所述斜切面的夹持面，不需要将夹具夹在堆叠晶圆的顶表面，可以避免夹具对堆叠晶圆顶表面造成损伤而对有效器件区内的结构和有效器件区的面积造成不良影响，有利于满足工艺要求。所述三维集成结构可采用上述制作方法。

技术领域

本发明涉及半导体技术领域，尤其涉及一种三维集成结构及其制作方法。

背景技术

三维集成技术可以实现高性能集成互连电路，是获得高性能芯片的一种新技术。在三维集成工艺中，将多个晶圆堆叠连接，并在堆叠晶圆的一侧表面制作焊料块，以与外部连接。在制作焊料块之前，通常通过切边工艺(trimming)将堆叠晶圆一定深度(即切边深度)和一定宽度(即切边宽度)的边缘部分切除，利用切边工艺，可以去除堆叠晶圆边缘贴合较差的部分，并且有助于确保堆叠晶圆边缘完整光滑，还可以消除堆叠晶圆边缘的应力。

在切边工艺之后进行的制作焊料块的工艺中，需要在晶圆表面涂敷光阻，并在无光阻区域形成焊料块；但是，如图1所示，一种现有工艺中，经过切边之后，在堆叠晶圆10的边缘形成陡直且高度较大的台阶，这导致光阻PR难以堆高覆盖在台阶边缘的拐角处(如图1中虚线圈出位置)，在无光阻区域形成焊料块11时，在该拐角处容易形成多余的焊料块，影响后续工艺。图1中12表示夹具。

为了避免在堆叠晶圆10的边缘处形成多余的焊料块11，如图2所示，另一种现有工艺中，在无光阻区域形成焊料块11时，将夹具12夹在堆叠晶圆10的顶表面。但是，随着工艺的发展，堆叠晶圆10所包含的晶圆数量增多，工艺所要求的切边宽度与切边深度增大，图2所示的方式容易对堆叠晶圆10顶表面造成损伤，影响有效器件区内的结构和有效器件区面积，难以满足工艺要求。

发明内容

为了避免在堆叠晶圆的边缘处形成多余的结构(如焊料块)，并且不影响有效器件区内的结构和有效器件区的面积，本发明提供一种三维集成结构，还提供一种三维集成结构的制作方法。

一方面，本发明提供一种三维集成结构的制作方法，包括：

获得一堆叠晶圆，所述堆叠晶圆的表面包括有效器件区和位于所述有效器件区外围的外围区；

对应于所述外围区进行第一切边工艺，形成邻接且包围所述有效器件区的斜切面；以及

对应于所述外围区的外边缘进行第二切边工艺，形成邻接且包围所述斜切面的夹持面，其中，从所述有效器件区的边缘向外，所述堆叠晶圆的厚度经所述斜切面逐渐降低，并在所述夹持面进一步降低。

可选的，所述斜切面包括斜面和弧面中的至少一种。

可选的，在形成所述夹持面后，所述制作方法还包括：

在所述堆叠晶圆的表面涂敷光阻层，所述光阻层连续覆盖所述有效器件区和所述斜切面；

对所述光阻层进行曝光和显影，在所述有效器件区形成贯穿所述光阻层的开口；以及

在所述开口中形成焊料块。

可选的，采用电镀工艺在所述开口中形成焊料块，并且，在所述电镀工艺中，利用夹具在所述夹持面夹持所述堆叠晶圆。

可选的，所述斜切面的外边界与所述夹持面之间的高度落差小于所述光阻层的厚度。可选的，所述高度落差大于0且小于或等于60μm。