[发明专利]用于错误校正的设备、系统和方法

说明书

本发明描述了用于错误校正的设备、系统和方法。存储器装置可具有若干存储器单元，所述存储器单元中的每一者存储信息位。可使用一或多个错误校正码(ECC)来确定所述信息位是否含有任何错误。为减轻邻近存储器单元的故障的影响，可将信息分成第一群组和第二群组，其中每一群组含有来自不邻近于所述群组的其它存储器单元的存储器单元的信息。每一信息群组可包含数据位和用于校正那些数据位的奇偶校验位。举例来说，作为读取操作的部分，第一ECC电路可从偶数编号的存储器单元接收信息，同时第二ECC电路可从奇数编号的存储器单元接收信息。

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2020年12月21日、申请号为202080091729.8、发明名称为“用于错误校正的设备、系统和方法”的发明专利申请案。

相关申请的交叉参考

本申请要求2020年1月21日申请的第16/748,554号美国专利申请的权益，所述美国专利申请要求2019年12月31日申请的第62/955,869号美国临时申请的更早申请日的在35U.S.C.§119下的权益，所述申请的全部内容出于任何目的以全文引用的方式并入本文中。

技术领域

本公开大体上涉及半导体装置，例如半导体存储器装置。

背景技术

半导体存储器装置可包含用以存储信息的若干存储器单元。所存储的信息可被编码为二进制数据，且每一存储器单元可存储单个信息位。信息在存储器单元中可能由于多种不同错误而衰减或改变，所述错误可能导致从存储器装置读出一或多个不正确信息位(例如，具有原先写入的位的不同状态的位)。

可存在可用于确保从存储器读出的信息的高保真度的许多应用。存储器装置可包含错误校正电路，所述错误校正电路可用以确定与写入存储器单元中的数据相比从存储器单元读出的信息是否含有任何错误，且可校正发现的错误。

发明内容

在至少一个方面中，本公开涉及一种设备，其包含存储器组、第一错误校正码(ECC)电路和第二ECC电路。存储器组包含多个数字线，所述多个数字线中的每一者提供沿着经激活字线存储的多个信息位中的一者。第一ECC电路接收与多个数字线中奇数编号的数字线相关联的多个信息位的子集。第二ECC电路接收与多个数字线中偶数编号的数字线相关联的多个信息位的子集。

多个信息位可包含多个数据位和多个奇偶校验位。第一ECC电路可接收多个数据位的第一部分和多个奇偶校验位的第一部分，且第二ECC电路可接收多个数据位的第二部分和多个奇偶校验位的第二部分。第一ECC电路可基于多个奇偶校验位的第一部分定位并校正多个数据位的第一部分中的错误，且第二ECC电路可基于多个奇偶校验位的第二部分定位并校正多个数据位的第二部分中的错误。

存储器组可包含第一部分和第二部分，且第一ECC电路和第二ECC电路可各自耦合到第一部分和第二部分中的多个数字线中的数字线。设备还可包含安置于存储器组的第一部分与第二部分之间的行解码器。

第一ECC电路还可将包含数据位和基于数据位的奇偶校验位的多个位提供到多个数字线中奇数编号的数字线，作为对字线进行的写入操作的部分。第二ECC电路还可将包含数据位和基于数据位的奇偶校验位的多个位提供到多个数字线中偶数编号的数字线，作为对字线进行的写入操作的部分。

在至少一个方面中，本公开涉及一种设备，其包含字线、沿着字线安置的第一存储器单元、沿着字线安置的第二存储器单元、耦合到第一存储器单元的第一错误校正码(ECC)电路，以及耦合到第二存储器单元的第二ECC电路。第二存储器单元邻近于第一存储器单元。

设备还可包含耦合到第一ECC电路的第一数字线和耦合到第二ECC电路的第二数字线。第一存储器单元可安置在字线与第一数字线的相交处。第二存储器单元可安置在字线与第二数字线的相交处。