[发明专利]输入电容测定电路及半导体装置的制造方法

说明书

目的在于提供使半导体装置的输入电容的测定精度提高的输入电容测定电路。还涉及半导体装置的制造方法。输入电容测定电路具有变压器、第1电容器、第2电容器及第3电容器。变压器的初级配线的一端设置为能够与半导体装置的阳极连接。变压器的初级配线的另一端与第1电容器的一端连接。变压器的次级配线的一端设置为能够与半导体装置的阴极连接。变压器的次级配线的另一端与第2电容器的一端连接。第3电容器的一端设置为能够与半导体装置的阴极连接。第1电容器的另一端、第2电容器的另一端和第3电容器的另一端彼此电连接。

技术领域

本发明涉及输入电容测定电路及半导体装置的制造方法。

背景技术

在专利文献1中公开了半导体器件的寄生电容的测量方法。在专利文献1中，在对半导体器件的输入电容进行测定的电路中，在集电极(collector)电极(electrode)和发射极电极之间设置有旁路电容器。旁路电容器的电容相对于集电极-发射极间的寄生电容具有充分大的值，并且，相对于栅极-集电极间的寄生电容也具有充分大的值。因此，测定电路被视为将栅极-集电极间的寄生电容和栅极-发射极间的寄生电容并联连接的等效电路。半导体器件的输入电容通过该等效电路进行测定。

专利文献1：日本特开2017-090266号公报

在专利文献1所记载的寄生电容的测量方法中，随着施加于集电极-发射极间的电压变大，需要使旁路电容器的耐压增加。但是，在维持旁路电容器的静电电容并且增大其耐压的情况下，旁路电容器的尺寸变大，进而测定装置的尺寸变大。另一方面，如果维持旁路电容器的耐压，并且减小旁路电容器的静电电容，则抑制了其尺寸的增加，但旁路电容器的静电电容的降低会引起半导体器件的输入电容的测定误差的增加。

发明内容

本发明用于解决上述课题，其目的在于提供使半导体装置的输入电容的测定精度提高的输入电容测定电路。

本发明涉及的输入电容测定电路对半导体装置的输入电容进行测定。输入电容测定电路具有包含初级配线和次级配线的变压器、第1电容器、第2电容器、第3电容器。变压器的初级配线的一端设置为能够与半导体装置的阳极连接。变压器的初级配线的另一端与第1电容器的一端连接。变压器的次级配线的一端设置为能够与半导体装置的阴极连接。变压器的次级配线的另一端与第2电容器的一端连接。第3电容器的一端设置为能够与半导体装置的阴极连接。第1电容器的另一端、第2电容器的另一端和第3电容器的另一端彼此电连接。

发明的效果

根据本发明的输入电容测定电路，半导体装置的输入电容的测定精度提高。

通过下面的详细说明和附图，本发明的目的、特征、方案及优点会变得更加清楚。

附图说明

图1是表示实施方式1中的输入电容测定系统的结构的电路图。

图2是与输入电容测定系统针对高频信号的动作相关的电路图。

图3是在图2中由虚线包围的区域的放大电路图。

图4是将图2所示的电路图进一步简化后的电路图。

图5是将图4所示的电路图进一步简化后的电路图。

图6是表示实施方式2中的输入电容测定系统的结构的电路图。

图7是与输入电容测定系统针对高频信号的动作相关的电路图。

图8是在图7中由虚线包围的区域的放大电路图。

图9是将图7所示的电路图进一步简化后的电路图。

图10是将图9所示的电路图进一步简化后的电路图。

图11是表示实施方式3中的输入电容测定系统的结构的电路图。