[发明专利]基于SOI工艺的带隙基准电路

权利要求书

1.基于SOI工艺的带隙基准电路，其特征在于：采用带隙基准核心电路和驱动增强电路构成，所述带隙基准核心电路包括负反馈支路与正反馈支路，所述负反馈支路采用横向正偏二极管D1、横向正偏二极管D2、横向正偏二极管D3、横向正偏二极管D4、横向正偏二极管D5、横向正偏二极管D6、横向正偏二极管D7、横向正偏二极管D8，电阻R1、电阻R2和误差放大器OP组成，所述横向正偏二极管D1、横向正偏二极管D2、横向正偏二极管D3、横向正偏二极管D4、横向正偏二极管D5、横向正偏二极管D6、横向正偏二极管D7、横向正偏二极管D8相互并联，且与电阻R1、电阻R2串联；所述正反馈支路包括横向正偏二极管D9、电阻R3和误差放大器OP，所述电阻R3与横向正偏二极管D9串联，所述误差放大器OP的负端连入负反馈支路，所述误差放大器OP的正端连入正反馈支路；所述驱动增强电路采用横向正偏二极管D10、电阻R4、电容C1、P型MOS管MP1、N型MOS管MN1、N型MOS管MN2构成，所述误差放大器OP的输出端连接P型MOS管MP1的栅极，所述P型MOS管MP1的源极连接电源VDD，所述P型MOS管MP1的漏极连接N型MOS管MN1的漏极和栅极，所述N型MOS管MN1和N型MOS管MN2构成镜像电流对，所述N型MOS管MN1源极连接电阻R4和横向正偏二极管D10，所述N型MOS管MN2的漏极连接电源VDD，所述N型MOS管MN2的源极连接基准电压VBG，所述电容C1用于补偿环路的频率响应；

所述误差放大器OP由偏置电流源IB1、P型MOS管MP2、P型MOS管MP3、P型MOS管MP4、P型MOS管MP5和N型MOS管MN3、N型MOS管MN4、N型MOS管MN5、N型MOS管MN6组成，所述N型MOS管MN5、N型MOS管MN6构成误差放大器OP的输入端，所述P型MOS管MP2、P型MOS管MP3、P型MOS管MP4、P型MOS管MP5构成叠层电流镜，误差电流通过叠层电流镜转换成反馈电压输出VG，所述N型MOS管MN3、N型MOS管MN4构成电流缓冲器。