[发明专利]一种参数可配置的自动检纠错电路及检纠错方法

权利要求书

1.一种参数可配置的自动检纠错电路，其特征在于，所述电路包括参数配置模块、数据处理模块、ECC校验计算模块、ECC处理控制模块、翻转纠错模块、ECC内存控制模块、配置块读写控制模块、配置内存模块、ECC处理内存模块；

所述参数配置模块用于根据用户的参数设置，基于配置码流形成包含配置块和校验值的最终码流；所述参数配置模块与数据处理模块、配置块读写控制模块进行数据交互；

所述配置块读写控制模块，将最终码流配置进FPGA中，并将用户电路映射数据和校验数据分别传输至配置内存模块；

数据处理模块，在最终码流配置过程中，获取相关参数；以及，在等待时间计时结束后且FPGA正常工作后，从配置内存模块中读取配置块，对配置块中的解码块进行解码并发送至ECC校验计算模块，将解码前数据及解码前校验值发送至ECC处理内存模块；所述相关参数包括参数设置中的需要检纠错的连续bit数n，n为大于等于1的整数；

ECC校验计算模块，对解码后的数据进行ECC校验，将计算校验值与解码前校验值比对，基于比对结果通过翻转纠错模块对错误bit进行翻转纠正；

翻转纠错模块将翻转纠正后数据发送至ECC处理内存模块中，并覆盖对应的纠错前数据；

ECC处理控制模块分别与ECC校验计算模块、数据处理模块连接；ECC内存控制模块与配置块读写控制模块连接，ECC内存控制模块与ECC处理内存连接并进行数据交互；ECC处理控制模块分别与ECC校验计算模块、数据处理模块连接，数据处理模块将处理后数据发送至ECC校验计算模块，ECC校验计算模块将处理后数据发送给翻转纠错模块，并处理后发送至ECC内存控制模块；数据处理模块接收来自ECC内存控制模块的数据；

所述最终码流的配置方式为：

基于参数设置中的n及ECC基本处理单元大小，将配置码流的每个配置块分割为对应数量的校验块；

在校验块中，每隔n bit选取1bit，将每个校验块分割成对应数量的编码块；

对每个编码块进行校验编码，计算出每个编码块的校验值；

将每个编码块的校验值和每个配置块组合，形成最终码流。

2.根据权利要求1所述的检纠错电路，其特征在于，将配置块分割为校验块时，若最后一个校验块bit数不足，则将其补足，以使得每个校验块的数据量一致；

在将每个编码块的校验值和每个配置块组合之前，去除校验块中补足部分的bit数据。

3.根据权利要求1所述的检纠错电路，其特征在于，所述数据处理模块中，对配置块中的解码块进行解码的具体方式为：

每隔n bit从配置块中截取出对应的解码块进行解码；并发送至ECC校验计算模块。

4.根据权利要求1所述的检纠错电路，其特征在于，所述数据处理模块还包括数据处理回写单元，用于在ECC校验计算模块对错误bit翻转纠正完毕后，将ECC处理内存模块中的数据读出并发送至配置块读写控制模块，以将翻转纠正后数据重新写入配置内存模块中。

5.根据权利要求1所述的检纠错电路，其特征在于，所述等待时间由用户进行配置，以保证已下载配置码流的FPGA已开始正常工作。

6.根据权利要求1所述的检纠错电路，其特征在于，每个配置块校验结束后，对重新回写至ECC处理内存模块的数据进行CRC校验；全部配置块校验结束后得到校验后CRC值；

若CRC值未发生错误，则检纠错电路重新对所有配置块进行校验；若CRC值发生错误，则检纠错电路停止，并发送错误报警信息。