[发明专利]半导体器件及其制作方法

说明书

本发明提供了一种半导体器件及其制作方法，包括：提供一基底，所述基底上形成有介质层；形成第一开口，所述第一开口贯穿所述介质层且暴露出所述基底；形成保护层，所述保护层至少覆盖所述第一开口的侧壁与所述介质层的表面，并执行一热处理工艺致密化所述保护层；以致密化的所述保护层为掩膜刻蚀所述第一开口下的所述基底形成第二开口，所述第一开口侧壁与所述介质层表面仍保留部分厚度的所述保护层。所述第一开口和所述第二开口构成硅通孔。本发明形成第二开口时，由于第一开口的侧壁形成保护层，避免了位于第一开口侧壁的介质层在形成第二开口的刻蚀工艺中被刻蚀损伤，减少侧壁的粗糙度；同时保护层也起到保护缓冲作用，使得硅通孔刻蚀后的侧壁均匀光滑，提高了半导体器件的性能。

技术领域

本发明属于集成电路制造技术领域，具体涉及一种半导体器件及其制作方法。

背景技术

硅通孔(TSV，Through Silicon Via)是通过在芯片与芯片之间、晶圆和晶圆之间制作垂直导通，实现芯片之间互连的最新技术。与以往的IC封装键合和使用凸点的叠加技术不同，TSV能够使芯片在三维方向堆叠的密度更大、外形更小，并且大大改善芯片速度和功耗的性能。

TSV制程的集成方式很多，但是都面临一个相同的难题，TSV制程需要打通(贯穿)不同的材料层，例如包括硅层、IC中各种绝缘层或导电层。TSV技术需满足轮廓控制，随着TSV尺寸的减小，硅通孔的侧壁粗糙度需要控制的很小。实际工艺中，晶圆中的Low-k(低介电常数)材料的金属间电介质(IMD,Inter-Metal Dielectric)层在硅通孔刻蚀过程中很容易被刻蚀损伤，进而影响半导体器件的性能。

发明内容

本发明的目的在于提供一种半导体器件及其制作方法，避免硅通孔刻蚀过程中的损伤，减少硅通孔侧壁的粗糙度，提高了半导体器件的性能和良品率。

本发明提供一种半导体器件的制作方法，包括：

提供一基底，所述基底上形成有介质层；

形成第一开口，所述第一开口贯穿所述介质层且暴露出所述基底；

形成保护层，所述保护层至少覆盖所述第一开口的侧壁与所述介质层的表面，并执行一热处理工艺致密化所述保护层；

以致密化的所述保护层为掩膜刻蚀所述第一开口下的所述基底形成第二开口，所述第一开口侧壁与所述介质层表面仍保留部分厚度的所述保护层。

进一步的，所述介质层中嵌设有金属层，所述保留的部分厚度所述保护层与与所述金属层接触且覆盖所述金属层。

进一步的，所述保护层的材质包括：SiO₂、SiON、SiBCN、SiCN中的至少一种。

进一步的，采用原子层沉积工艺或者化学气相沉积工艺形成所述保护层。

进一步的，采用所述原子层沉积工艺中，通过重复执行交替给反应室提供硅源气体和氧源气体的循环形成所述保护层，所述硅源气体选自氯化硅化合物，所述氧源气体选自水或过氧化氢。

进一步的，所述基底与所述介质层之间，和/或所述介质层的表面形成有导电薄膜层，形成所述第一开口时，所述第一开口还贯穿所述导电薄膜层。

进一步的，所述导电薄膜层包括低k介质层与金属层依次交替层叠的堆叠结构，所述低k介质层的介电系数小于等于3.5。

进一步的，所述低k介质层包括氮化硅层、氧化硅层、氮掺杂的碳化硅层、碳掺杂的氧化硅以及聚酰亚胺膜中的至少一种。

进一步的，形成所述第二开口之后，还包括：

形成互连层，所述互连层填充所述第一开口与所述第二开口以形成硅通孔；所述互连层的材质包括铝、铜、钨以及钴中的至少一种。

本发明还提供一种半导体器件，包括：