[发明专利]半导体封装在审
申请号: | 202210924314.5 | 申请日: | 2022-08-02 |
公开(公告)号: | CN115810597A | 公开(公告)日: | 2023-03-17 |
发明(设计)人: | 高荣范 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L23/485 | 分类号: | H01L23/485;H01L25/18;H10B80/00;H01L21/60 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 吴晓兵;倪斌 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 封装 | ||
1.一种半导体封装,包括:
基础重分布层;
多个封装连接构件,附着到所述基础重分布层的下表面;
第一半导体芯片,设置在所述基础重分布层上;
至少两个芯片堆叠,在所述第一半导体芯片上沿竖直方向堆叠,所述至少两个芯片堆叠中的每个芯片堆叠包括电连接到所述第一半导体芯片的多个第二半导体芯片;
第一模制层,覆盖所述第一半导体芯片的上表面并且围绕所述至少两个芯片堆叠;
第三半导体芯片,设置在所述基础重分布层和所述第一半导体芯片之间,并且在所述竖直方向上与所述至少两个芯片堆叠中的每个芯片堆叠的至少一部分重叠;
多个连接柱,设置在所述基础重分布层和所述第一半导体芯片之间,所述多个连接柱被配置为将所述基础重分布层电连接到所述第一半导体芯片并且在水平方向上与所述第三半导体芯片问隔开;以及
第二模制层,在所述基础重分布层和所述第一半导体芯片之间围绕所述第三半导体芯片和所述多个连接柱。
2.根据权利要求1所述的半导体封装,其中,所述第一半导体芯片的有源表面面对所述多个第二半导体芯片的有源表面。
3.根据权利要求1所述的半导体封装,其中,所述第一半导体芯片的水平宽度和水平面积等于所述第一模制层、所述第二模制层和所述基础重分布层中的每一个的水平宽度和水平面积。
4.根据权利要求1所述的半导体封装,还包括:
连接重分布层,设置在所述第一半导体芯片和所述第二模制层之间,
其中,所述第三半导体芯片的有源表面面对所述连接重分布层。
5.根据权利要求4所述的半导体封装,其中,所述第三半导体芯片的无源表面接触所述基础重分布层的上表面。
6.根据权利要求4所述的半导体封装,其中,所述第三半导体芯片的无源表面、所述多个连接柱的下表面和所述第二模制层的下表面在相同的竖直高度处以彼此共面。
7.根据权利要求1所述的半导体封装,其中,所述第三半导体芯片的有源表面面对所述基础重分布层。
8.根据权利要求6所述的半导体封装,其中,所述第三半导体芯片包括:管芯粘合膜,附着到所述第三半导体芯片的无源表面并且附着到所述连接重分布层的下表面。
9.根据权利要求7所述的半导体封装,其中,所述第三半导体芯片通过所述第三半导体芯片的下表面和所述基础重分布层之间的多个芯片连接构件电连接到所述基础重分布层,并且
其中,所述多个芯片连接构件的下表面、所述多个连接柱的下表面和所述第二模制层的下表面被设置在相同的竖直高度处以彼此共面。
10.根据权利要求1所述的半导体封装,其中,所述第一半导体芯片和所述多个第二半导体芯片构成高宽带存储器HBM,并且
其中,所述第三半导体芯片包括图形处理单元GPU芯片。
11.根据权利要求5所述的半导体封装,其中,所述至少两个芯片堆叠中的每个芯片堆叠包括在所述竖直方向上堆叠的n个第二半导体芯片,其中n是2的倍数,并且
其中,所述第三半导体芯片的厚度小于所述第一半导体芯片和所述至少两个芯片堆叠的总厚度的1/n。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210924314.5/1.html,转载请声明来源钻瓜专利网。