[发明专利]半导体封装

说明书

一种半导体封装，包括：基础重分布层；第一半导体芯片，在所述基础重分布层上；至少两个芯片堆叠，在所述第一半导体芯片上堆叠并且均包括多个第二半导体芯片；第一模制层，覆盖所述第一半导体芯片的上表面并且围绕所述至少两个芯片堆叠；第三半导体芯片，在所述基础重分布层和所述第一半导体芯片之间；多个连接柱，在所述基础重分布层和所述第一半导体芯片之间，多个连接柱在水平方向上与所述第三半导体芯片间隔开；以及第二模制层，在所述基础重分布层和所述第一半导体芯片之间围绕所述第三半导体芯片和所述多个连接柱。

相关申请的交叉引用

本申请基于2021年9月13日在韩国知识产权局提交的韩国专利申请No.10-2021-0122080并且要求其优先权，其公开内容通过引用整体并入本文。

技术领域

本公开涉及半导体封装，更具体地，涉及同时包括多个半导体芯片的半导体封装。

背景技术

随着电子工业和用户需求的快速发展，电子器件的尺寸和重量已经不断地减小，因此作为电子器件的核心组件的半导体器件需要包括各种功能。然而，半导体器件的高集成度已经达到了极限。因此，已经开发了包括不同类型的半导体芯片的半导体封装以包括各种功能。

此外，因为对更高容量的半导体器件的需求增加，已经开发了堆叠相同类型的半导体芯片的多层半导体封装。

发明内容

一个或多个示例实施例提供了一种包括紧凑且保证操作可靠性的多个半导体芯片的半导体封装。

根据示例实施例的一个方面，一种半导体封装包括：基础重分布层；多个封装连接构件，附着到基础重分布层的下表面；第一半导体芯片，设置在基础重分布层上；至少两个芯片堆叠，在第一半导体芯片上沿竖直方向堆叠，至少两个芯片堆叠中的每个芯片堆叠包括电连接到第一半导体芯片的多个第二半导体芯片；第一模制层，覆盖第一半导体芯片的上表面并且围绕至少两个芯片堆叠；第三半导体芯片，设置在基础重分布层和第一半导体芯片之间，并且在竖直方向上与至少两个芯片堆叠中的每个芯片堆叠的至少一部分重叠；多个连接柱，设置在基础重分布层和第一半导体芯片之间，多个连接柱被配置为将基础重分布层电连接到第一半导体芯片并且在水平方向上与第三半导体芯片间隔开；以及第二模制层，在基础重分布层和第一半导体芯片之间围绕第三半导体芯片和多个连接柱。

根据示例实施例的一个方面，一种半导体封装包括：基础重分布层；多个封装连接构件，附着到基础重分布层的下表面；连接重分布层，设置在基础重分布层上；主半导体芯片，包括图形处理单元(GPU)，并且设置在基础重分布层和连接重分布层之间；多个连接柱，设置在基础重分布层和连接重分布层之间，以将基础重分布层电连接到连接重分布层，多个连接柱在水平方向上与主半导体芯片间隔开；至少一个芯片堆叠，电连接到连接重分布层且附着到连接重分布层，以使至少一个芯片堆叠的至少一部分在竖直方向上与主半导体芯片重叠，至少一个芯片堆叠包括多个子半导体芯片；第一模制层，覆盖连接重分布层的上表面并且围绕多个子半导体芯片中的至少一些子半导体芯片；以及第二模制层，被配置为填充基础重分布层和连接重分布层之间的空间并且围绕多个连接柱。