[发明专利]垂直晶体管熔丝锁存器

权利要求书

1.一种设备，其包括：

衬底，

存储器阵列，其与所述衬底耦合；及

锁存器，其经配置以存储来自用于所述存储器阵列的熔丝的信息，所述锁存器包括多个p型垂直晶体管及多个n型垂直晶体管，其各自至少部分安置于所述衬底之上的额外衬底内。

2.根据权利要求1所述的设备，其中所述多个p型垂直晶体管包括：

第一p型垂直晶体管，其与第二p型垂直晶体管耦合，且其中所述多个n型垂直晶体管包括：

第一n型垂直晶体管，其与第二n型垂直晶体管耦合。

3.根据权利要求2所述的设备，其进一步包括：

第一导电线，其耦合所述第一p型垂直晶体管的栅极端子与所述第一n型垂直晶体管的栅极端子；及

第二导电线，其耦合所述第二p型垂直晶体管的栅极端子与所述第二n型垂直晶体管的栅极端子。

4.根据权利要求2所述的设备，其进一步包括：

第一导电线，其耦合所述第一n型垂直晶体管的源极端子与所述第一p型垂直晶体管的漏极端子；及

第二导电线，其耦合所述第二n型垂直晶体管的源极端子与所述第二p型垂直晶体管的漏极端子。

5.根据权利要求2所述的设备，其进一步包括：

第一导电线，其耦合所述第一n型垂直晶体管的源极端子及所述第一p型垂直晶体管的漏极端子与所述第二n型垂直晶体管的栅极端子及所述第二p型垂直晶体管的栅极端子；及

第二导电线，其耦合所述第二n型垂直晶体管的源极端子及所述第二p型垂直晶体管的漏极端子与所述第一n型垂直晶体管的栅极端子及所述第一p型垂直晶体管的栅极端子。

6.根据权利要求1所述的设备，其进一步包括：

第一多个导电线，其中所述第一多个中的每一导电线耦合并联连接的所述多个p型垂直晶体管的相应组的源极端子；及

第二多个导电线，其中所述第二多个中的每一导电线耦合并联连接的所述多个n型垂直晶体管的相应组的漏极端子。

7.根据权利要求1所述的设备，其进一步包括：

一组晶体管，其安置于所述衬底上且经配置以选择性耦合所述锁存器与所述熔丝。

8.根据权利要求1所述的设备，其中所述存储器阵列包括定位于所述衬底的第一区之上的存储器单元，且其中所述锁存器定位于所述衬底的第二区之上。

9.根据权利要求8所述的设备，其进一步包括：

逻辑，其安置于所述衬底的所述第二区上且经配置用于操作所述存储器阵列。

10.根据权利要求1所述的设备，其中所述存储器阵列包括动态随机存取存储器DRAM阵列。

11.一种设备，其包括：

存储器阵列，其与衬底耦合；

熔丝，其用于所述存储器阵列；及

锁存器，其至少部分在所述衬底之上的额外衬底内且经配置以存储来自所述熔丝的信息，所述锁存器包括：

第一p型垂直晶体管，其包括栅极端子及漏极端子；

第一n型垂直晶体管，其包括与所述第一p型垂直晶体管的所述栅极端子耦合的栅极端子且包括与所述第一p型垂直晶体管的所述漏极端子耦合的源极端子；

第二p型垂直晶体管，其包括栅极端子及漏极端子；及

第二n型垂直晶体管，其包括与所述第二p型垂直晶体管的所述栅极端子耦合的栅极端子且包括与所述第二p型垂直晶体管的所述漏极端子耦合的源极端子。

12.根据权利要求11所述的设备，其进一步包括：

导电线网络，其耦合所述第一p型垂直晶体管、所述第一n型垂直晶体管、所述第二p型垂直晶体管及所述第二n型垂直晶体管，其中所述导电线网络以三维方式延伸通过所述额外衬底。