[发明专利]基于数字逻辑芯片的多路信号源

权利要求书

1.一种基于数字逻辑芯片的多路信号源，其特征在于，所述基于数字逻辑芯片的多路信号源包括信号产生模块；

所述信号产生模块包括数字逻辑芯片和多个转换器芯片，且所述数字逻辑芯片与多个所述转换器芯片连接，其中，所述数字逻辑芯片包括多路并行的多位直接数字频率合成DDS模块；

所述数字逻辑芯片根据多路并行信号的初始相位和相位变化量，确定所述多路并行信号的相位增量值；将所述相位增量值输入至所述多路并行的多位直接数字频率合成DDS模块中，并通过所述数字逻辑芯片的高速传输接口输出多路串行化的高速数字信号；

所述转换器芯片在所述数字逻辑芯片的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。

2.根据权利要求1所述的基于数字逻辑芯片的多路信号源，其特征在于，所述基于数字逻辑芯片的多路信号源还包括显示控制模块；所述数字逻辑芯片包括现场可编程门阵列FPGA，所述转换器芯片包括数模转换DA芯片，所述多路并行的多位直接数字频率合成DDS模块包括16路并行的48位直接数字频率合成DDS模块，所述多路并行信号包括16路并行信号；

所述显示控制模块与所述信号产生模块连接，用于显示所述信号产生模块的状态信息；

所述现场可编程门阵列FPGA根据所述16路并行信号的初始相位和相位变化量，确定所述16路并行信号的相位增量值；将所述相位增量值输入至所述16路并行的48位直接数字频率合成DDS模块中，并通过所述现场可编程门阵列FPGA的高速传输接口输出多路所述串行化的高速数字信号；

所述数模转换DA芯片在所述现场可编程门阵列FPGA的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路所述频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。

3.根据权利要求2所述的基于数字逻辑芯片的多路信号源，其特征在于，所述16路并行的48位直接数字频率合成DDS模块在调整所述16路并行信号的频率对应的相位时，根据新输出的相位计算出当前时刻的相位变化量；在所述当前时刻的相位变化量的基础上，将其变化的相位增量值一同更新，除当前时刻之外的其他时刻的相位按照其原始相位增量值继续累加，以使得相位连续可调。

4.根据权利要求2所述的基于数字逻辑芯片的多路信号源，其特征在于，所述信号产生模块还包括电源单元、时钟单元、存储芯片和多个信号调理单元；

其中，所述电源单元的输出端分别与所述时钟单元、所述现场可编程门阵列FPGA、多个所述数模转换DA芯片、所述存储芯片和多个所述信号调理单元连接；

所述现场可编程门阵列FPGA与所述时钟单元连接，且所述现场可编程门阵列FPGA与所述存储芯片连接；多个所述数模转换DA芯片与多个所述信号调理单元连接。

5.根据权利要求4所述的基于数字逻辑芯片的多路信号源，其特征在于，所述现场可编程门阵列FPGA控制各种外设接口，以及通过所述16路并行的48位直接数字频率合成DDS模块产生各种输出信号；

所述现场可编程门阵列FPGA通过SPI方式控制多个所述数模转换DA芯片，并通过JESD204B高速传输接口为多个所述数模转换DA芯片传输多路所述串行化的高速数字信号。

6.根据权利要求4所述的基于数字逻辑芯片的多路信号源，其特征在于，多个所述信号调理单元将多路所述频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号进行滤波和放大，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的滤波和放大后的模拟信号。

7.根据权利要求4所述的基于数字逻辑芯片的多路信号源，其特征在于，所述时钟单元为所述现场可编程门阵列FPGA提供工作时钟以及为JESD204B高速传输接口提供所需的各种时钟；

所述时钟单元在所述现场可编程门阵列FPGA的控制下，产生多个所述数模转换DA芯片需要的各种时钟信号。