[发明专利]基于数字逻辑芯片的多路信号源

说明书

本申请涉及信号源领域，提供一种基于数字逻辑芯片的多路信号源，该信号源包括：信号产生模块；信号产生模块包括数字逻辑芯片和多个转换器芯片，数字逻辑芯片包括多路并行的多位直接数字频率合成DDS模块；数字逻辑芯片确定多路并行信号的相位增量值；将相位增量值输入至多路并行的多位直接数字频率合成DDS模块中，通过高速传输接口输出多路串行化的高速数字信号；转换器芯片在数字逻辑芯片的控制下，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。本申请实施例提供的基于数字逻辑芯片的多路信号源实现输出多路的频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的信号。

技术领域

本申请涉及信号源领域，尤其涉及一种基于数字逻辑芯片的多路信号源。

背景技术

在测试测量领域中，信号源的使用非常广泛，很多系统的测试都需要信号源做为激励或者基准；但是常规的信号源一般都是一台设备产生一路信号，当需要多路信号源时就需要多台设备一起来组建，因此会导致成本增加且系统结构变得复杂。同时，早期的频率合成技术工作不稳定、不易调试、精度不高和可靠性不强。

发明内容

本申请提供一种基于数字逻辑芯片的多路信号源，旨在输出多路独立频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。

本申请提供一种基于数字逻辑芯片的多路信号源，所述基于数字逻辑芯片的多路信号源包括信号产生模块；

所述信号产生模块包括数字逻辑芯片和多个转换器芯片，且所述数字逻辑芯片与多个所述转换器芯片连接，其中，所述数字逻辑芯片包括多路并行的多位直接数字频率合成DDS模块；

所述数字逻辑芯片根据多路并行信号的初始相位和相位变化量，确定所述多路并行信号的相位增量值；将所述相位增量值输入至所述多路并行的多位直接数字频率合成DDS模块中，并通过所述数字逻辑芯片的高速传输接口输出多路串行化的高速数字信号；

所述转换器芯片在所述数字逻辑芯片的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。

根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述基于数字逻辑芯片的多路信号源还包括显示控制模块；所述数字逻辑芯片包括现场可编程门阵列FPGA，所述转换器芯片包括数模转换DA芯片，所述多路并行的多位直接数字频率合成DDS模块包括16路并行的48位直接数字频率合成DDS模块，所述多路并行信号包括16路并行信号；

所述显示控制模块与所述信号产生模块连接，用于显示所述信号产生模块的状态信息；

所述现场可编程门阵列FPGA根据所述16路并行信号的初始相位和相位变化量，确定所述16路并行信号的相位增量值；将所述相位增量值输入至所述16路并行的48位直接数字频率合成DDS模块中，并通过所述现场可编程门阵列FPGA的高速传输接口输出多路所述串行化的高速数字信号；

所述数模转换DA芯片在所述现场可编程门阵列FPGA的控制下，将多路所述串行化的高速数字信号进行数模转换，输出多路所述频率连续可调、相位连续可调且频率分辨率和相位分辨率满足预设精度要求的模拟信号。

根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述16路并行的48位直接数字频率合成DDS模块在调整所述16路并行信号的频率对应的相位时，根据新输出的相位计算出当前时刻的相位变化量；在所述当前时刻的相位变化量的基础上，将其变化的相位增量值一同更新，除当前时刻之外的其他时刻的相位按照其原始相位增量值继续累加，以使得相位连续可调。

根据本申请提供的一种基于数字逻辑芯片的多路信号源，所述信号产生模块还包括电源单元、时钟单元、存储芯片和多个信号调理单元；

其中，所述电源单元的输出端分别与所述时钟单元、所述现场可编程门阵列FPGA、多个所述数模转换DA芯片、所述存储芯片和多个所述信号调理单元连接；