[发明专利]垂直反相器及半导体器件

说明书

本申请提供一种垂直反相器及半导体器件，该半导体器件包括垂直反相器，垂直反相器包括绝缘衬底、第一薄膜晶体管和第二薄膜晶体管，通过将第一薄膜晶体管和第二薄膜晶体管分层布置，在有限的空间内可以布置更多的薄膜晶体管，从而可以提高半导体器件内薄膜晶体管的集成度。

技术领域

本申请涉及显示技术领域，尤其涉及一种垂直反相器及半导体器件。

背景技术

将像素驱动电路、栅极驱动电路、源极驱动电路、时序控制器等电路集成在玻璃基板上(system on glass，SOG)，可以极大提高显示面板的集成度，降低对于集成电路芯片的依赖性，可以降低成本。实现SOG需要提高现有显示面板中的薄膜晶体管的集成度，即在有限空间内部布置更多的薄膜晶体管，并且提高薄膜晶体管的性能。

综上所述，现有显示面板存在薄膜晶体管的集成度不足的问题。故，有必要提供一种垂直反相器及显示面板来改善这一缺陷。

发明内容

本申请实施例提供一种垂直反相器及半导体器件，可以提高现有显示面板中的薄膜晶体管的集成度，从而可以将像素驱动电路、栅极驱动电路、源极驱动电路、时序控制器等电路集成在玻璃基板上。

本申请实施例提供一种垂直反相器，包括：

绝缘衬底；

第一薄膜晶体管，设置于所述绝缘衬底上，所述第一薄膜晶体管包括第一有源层，所述第一有源层包括第一沟道区和设置于所述第一沟道区相对两侧的N型掺杂区；

第二薄膜晶体管，设置于所述第一薄膜晶体管的背离所述绝缘衬底的一侧，所述第二薄膜晶体管包括第二有源层，所述第二有源层包括第二沟道区和设置于所述第二沟道区相对两侧的P型掺杂区，所述第二有源层中的一所述P型掺杂区电连接于所述第一有源层中对应的一所述N型掺杂区。

根据本申请一实施例，所述第一薄膜晶体管包括底层栅极，所述底层栅极设置于所述第一有源层与所述第二有源层之间，并且分别与所述第一沟道区和所述第二沟道区对位设置。

根据本申请一实施例，所述第二沟道区在一侧所述P型掺杂区指向另一侧所述P型掺杂区的方向上的长度，小于所述底层栅极在相同方向上的长度。

根据本申请一实施例，所述第二薄膜晶体管包括顶层栅极，所述顶层栅极设置于所述第二有源层的背离所述第一有源层的一侧，所述顶层栅极与所述第二沟道区对位设置。

所述第二沟道区在一侧所述P型掺杂区指向另一侧所述P型掺杂区的方向上的长度，小于所述顶层栅极在相同方向上的长度。

根据本申请一实施例，所述第二沟道区在一侧所述P型掺杂区指向另一侧所述P型掺杂区的方向上的长度，小于所述第一沟道区在相同方向上的长度。

根据本申请一实施例，所述P型掺杂区在一侧所述P型掺杂区指向另一侧所述P型掺杂区的方向上的长度，大于所述N型掺杂区在相同方向上的长度。

根据本申请一实施例，所述第二薄膜晶体管包括源极和漏极，所述源极和所述漏极的其中之一电连接于所述第二有源层中的一所述P型掺杂区和所述第一有源层中的一所述N型掺杂区。

根据本申请一实施例，所述垂直反相器包括第一绝缘层，所述第一绝缘层设置于所述第一有源层与所述第二有源层之间；

其中，所述第一薄膜晶体管包括至少一辅助电极，所述辅助电极设置于所述第一绝缘层与所述第二有源层之间，所述辅助电极穿过所述第一绝缘层，与对应的所述N型掺杂区接触。

根据本申请一实施例，所述垂直反相器还包括：

第二绝缘层，设置于所述辅助电极与所述第二有源层之间；