[发明专利]基于接口驱动电路的校正电路及校正方法

权利要求书

1.一种基于接口驱动电路的校正电路，其特征在于，应用于接口驱动电路中，所述接口驱动电路包括主驱动单元；所述基于接口驱动电路的校正电路包括：

至少一个切片单元，与所述主驱动单元连接；所述切片单元作为所述接口驱动电路阻抗调节的校正单元；

数字逻辑单元，与所述切片单元连接，用于控制不同的所述切片单元与所述主驱动单元的接通与断开；

阻抗校正单元，与所述数字逻辑单元连接，用于根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，以使所述数字逻辑单元根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。

2.根据权利要求1所述的基于接口驱动电路的校正电路，其特征在于，所述切片单元包括PMOS管和NMOS管；

所述数字逻辑单元分别对所述切片单元中PMOS管组成的上拉路径和NMOS管组成的下拉路径单独控制，使得所述主驱动单元的上拉路径和下拉路径的阻抗进行分别校正。

3.根据权利要求1所述的基于接口驱动电路的校正电路，其特征在于：

所述主驱动单元包括上拉电阻、下拉电阻和至少一个主切片单元。

4.根据权利要求3所述的基于接口驱动电路的校正电路，其特征在于：所述阻抗校正单元根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，包括：

确定所述上拉电阻的阻值、所述下拉电阻的阻值、所述主切片单元的个数、所述切片单元的个数以及差分负载阻抗；

根据电源电压、差分负载阻抗、所述主切片单元的个数、所述切片单元的个数确定电流源的电流值；

根据所述电流值生成数字控制码。

5.根据权利要求4所述的基于接口驱动电路的校正电路，其特征在于，所述阻抗校正单元包括比较器和数字电路；

在所述主驱动单元的上拉路径阻抗校正过程中，所述阻抗校正单元通过所述比较器和所述数字电路进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第一预设比例的电源电压。

6.根据权利要求5所述的基于接口驱动电路的校正电路，其特征在于：

在所述主驱动单元的上拉路径阻抗校正过程中，将上拉路径的电压选通至所述比较器的正端，所述第一预设比例的电源电压选通至所述比较器的负端；

确定所述切片单元中PMOS管的个数和NMOS管的个数；

固定所述NMOS管的个数，通过所述数字逻辑单元改变接通至所述主驱动单元的PMOS管的个数，调整所述上拉路径的电压，直至所述上拉路径的输出阻抗与目标值之前处于预设范围内结束校正。

7.根据权利要求5所述的基于接口驱动电路的校正电路，其特征在于：

在所述主驱动单元的下拉路径阻抗校正过程中，所述阻抗校正单元通过所述比较器和所述数字电路进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第二预设比例的电源电压。

8.一种基于接口驱动电路的校正方法，其特征在于，应用于接口驱动电路中，所述接口驱动电路包括主驱动单元，至少一个切片单元，与所述主驱动单元连接；所述基于接口驱动电路的校正方法包括：

基于所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码；根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。

9.根据权利要求8所述的基于接口驱动电路的校正方法，其特征在于，所述主驱动单元包括上拉电阻、下拉电阻和至少一个主切片单元；所述基于所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码的步骤，包括：

在所述主驱动单元的上拉路径阻抗校正过程中，通过所述上拉电阻的阻值、所述下拉电阻的阻值、所述主切片单元的个数、所述切片单元的个数以及差分负载阻抗进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第一预设比例的电源电压。

10.根据权利要求9所述的基于接口驱动电路的校正方法，其特征在于：

在所述主驱动单元的上拉路径阻抗校正过程中，将上拉路径的电压选通至比较器的正端，所述第一预设比例的电源电压选通至所述比较器的负端；其中，所述比较器用于校正的判决；

确定所述切片单元中PMOS管的个数和NMOS管的个数；

固定所述NMOS管的个数，改变接通至所述主驱动单元的PMOS管的个数，调整所述上拉路径的电压，直至所述上拉路径的输出阻抗与目标值之前处于预设范围内结束校正。