[发明专利]基于接口驱动电路的校正电路及校正方法

说明书

本发明提供一种基于接口驱动电路的校正电路及校正方法，应用于接口驱动电路中，所述基于接口驱动电路的校正电路包括：至少一个切片单元，与所述主驱动单元连接；数字逻辑单元，与所述切片单元连接，用于控制不同的所述切片单元与所述主驱动单元的接通与断开；阻抗校正单元，与所述数字逻辑单元连接，用于根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，以使所述数字逻辑单元根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。本发明实现了将校正电路与驱动电路分开，通过简单的改变校正电路中切片单元的个数，来改变驱动电路的阻抗调节的范围。

技术领域

本发明属于接口电路的技术领域，涉及一种校正方法，特别是涉及一种基于接口驱动电路的校正电路及校正方法。

背景技术

目前，在高速接口电路中，通常很多都是固定的负载阻抗，如单端负载阻抗(RL,SGL)50欧姆，差分负载阻抗(RL,DIFF)100欧姆，为了应对芯片制造工艺偏差的影响，通常需要对内部驱动电路的阻抗进行校正，以获得更高的性能。

在现有的技术方案中，通常会串联可控的MOS(Metal Oxide Semiconductor，金属氧化物半导体)管。在具体实施中，有的通过控制串联MOS管的栅端电压来实现，有的则是通过改变串联MOS管的个数来实现。上述两种方法都是通过控制串联晶体管的阻抗实现特定的输出阻抗控制，因此需要在输出驱动电路的每一个单元里都要加入对应的阻抗调节晶体管或阵列，由此存在以下缺点：(1)增加了输出驱动电路的面积以及复杂度。(2)实际某些应用中对阻抗的偏差不敏感，现有的校正方案将校正的电路和驱动电路放在一起实现，灵活度欠缺。

因此，如何解决现有技术无法在降低驱动电路面积及复杂度的同时提高校正电路实现的灵活性等缺陷，成为本领域技术人员亟待解决的技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于接口驱动电路的校正电路及校正方法，用于解决现有技术无法在降低驱动电路面积及复杂度的同时提高校正电路实现的灵活性的问题。

为实现上述目的及其他相关目的，本发明一方面提供一种基于接口驱动电路的校正电路，应用于接口驱动电路中，所述接口驱动电路包括主驱动单元；所述基于接口驱动电路的校正电路包括：至少一个切片单元，与所述主驱动单元连接；所述切片单元作为所述接口驱动电路阻抗调节的校正单元；数字逻辑单元，与所述切片单元连接，用于控制不同的所述切片单元与所述主驱动单元的接通与断开；阻抗校正单元，与所述数字逻辑单元连接，用于根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，以使所述数字逻辑单元根据所述数字控制码控制不同的所述切片单元与所述主驱动单元的接通与断开。

于本发明的一实施例中，所述切片单元包括PMOS管和NMOS管；所述数字逻辑单元分别对所述切片单元中PMOS管组成的上拉路径和NMOS管组成的下拉路径单独控制，使得所述主驱动单元的上拉路径和下拉路径的阻抗进行分别校正。

于本发明的一实施例中，所述主驱动单元包括上拉电阻、下拉电阻和至少一个主切片单元。

于本发明的一实施例中，所述阻抗校正单元根据所述主驱动单元和所述切片单元组成的整体电路结构进行判决，生成数字控制码，包括：确定所述上拉电阻的阻值、所述下拉电阻的阻值、所述主切片单元的个数、所述切片单元的个数以及差分负载阻抗；根据电源电压、差分负载阻抗、所述主切片单元的个数、所述切片单元的个数确定电流源的电流值；根据所述电流值生成数字控制码。

于本发明的一实施例中，所述阻抗校正单元包括比较器和数字电路；在所述主驱动单元的上拉路径阻抗校正过程中，所述阻抗校正单元通过所述比较器和所述数字电路进行判决，生成所述数字控制码，控制所述主驱动单元中镜像驱动部分的压降为第一预设比例的电源电压。