[发明专利]通用型并网逆变器直接数字校正设计方法、装置和存储介质

说明书

本申请公开了通用型并网逆变器直接数字校正设计方法、装置和存储介质，本申请的通用型并网逆变器直接数字校正设计方法包括：计算待校正逆变器控制系统的开环截止频率ω_cg及相位裕度γ；设定期望截止频率ω_cg‑exp及期望相位裕度γ_exp，确定相角缺额φ_ad；将超前校正器的极点p_c、零点z_c配置在z平面单位圆内的正实轴上，且z_c＞p_c，并使p_c与z_c分别指向极坐标为exp(jω_cg‑expT)的标记点，相量的夹角等于相角缺额φ_ad；根据预设要求计算校正器开环增益修正系数K_gc；根据不同控制性能指标需求选择预设的推荐配置方案；求出差分方程。本申请适用于电力电子控制领域，尤其适用于智能电网中的电力电子接口装置的电能质量调控及稳定性改善。

技术领域

本申请涉及通用型并网逆变器领域，尤其是通用型并网逆变器直接数字校正设计方法、装置和存储介质。

背景技术

随着计算机控制技术的不断发展，控制系统日趋舍弃传统的模拟控制，而采用更加灵活简便的数字控制；但数字控制系统存在零阶保持器离散化误差、采样精度不足及数字控制固有延迟等问题，会退化系统稳定性指标，故难以达到与原模拟控制相同效果，因此需就数字控制系统进行校正。在工程实际中，常将相位裕度作为数字控制系统的待校正指标，但现存校正方法存在以下两个方面不足。一方面，s域校正需帕德(pade)近似化1.5拍延迟环节，故难以精准补偿相位裕度。另一方面，w域超前(滞后)设计以拉高(降低)系统截止频率为途径，改善相位裕度；但是超前校正使系统截止频率高频偏移，进而引起相角损耗；滞后校正为利用系统自身有限的相位储备达到补偿目的，若系统自身相位储备不足，则可能无法实现期望补偿效果；显然，上述超前(滞后)校正设计均存在一定局限性，难以达到期望补偿相位裕度。

因此，相关技术存在的上述技术问题亟待解决。

发明内容

本申请旨在解决相关技术中的技术问题之一。为此，本申请实施例提供通用型并网逆变器直接数字校正设计方法、装置和存储介质，能够在相对任意截止频率下，精准补偿指定相位裕度。

根据本申请实施例一方面，提供一种通用型并网逆变器直接数字校正设计方法，所述方法包括：

计算待校正逆变器控制系统的开环截止频率ω_cg及相位裕度γ；

设定期望截止频率ω_cg-exp及期望相位裕度γ_exp，确定相角缺额φ_ad；

将超前校正器的极点p_c、零点z_c配置在z平面单位圆内的正实轴上，且z_c＞p_c，并使p_c与z_c分别指向极坐标为exp(jω_cg-expT)的标记点，相量的夹角等于相角缺额φ_ad；

根据预设要求计算校正器开环增益修正系数K_gc；

根据不同控制性能指标需求选择预设的推荐配置方案；

求出差分方程。

在其中一个实施例中，所述开环截止频率ω_cg的计算公式为：

其中，G_sys(z)为逆变器控制系统的开环传递函数，T为采样时间。

在其中一个实施例中，所述相角缺额φ_ad的计算公式为：