[发明专利]具有DQS脉冲控制电路系统的存储器以及相关联的系统、装置和方法

说明书

本文中公开具有DQS脉冲控制电路系统的存储器以及相关联的系统、装置和方法。在一个实施例中，一种存储器装置包括DQS端子和可操作地耦合到所述DQS端子的电路系统。所述DQS端子被配置成接收包含具有第一宽度的第一脉冲的外部DQS信号。反过来，所述电路系统被配置成至少部分地基于所述第一脉冲而产生第二脉冲并且输出包含所述第二脉冲的内部DQS信号。所述第二脉冲可具有大于所述第一宽度的第二宽度。在一些实施例中，所述外部DQS信号可进一步包含具有大于所述第二宽度的第三宽度的第三脉冲。在此类实施例中，所述电路系统可进一步被配置成至少部分地基于所述第三脉冲而产生且输出具有等同于所述第三宽度的第四宽度的第四脉冲。

技术领域

本公开涉及存储器系统、装置和方法。确切地说，本公开涉及具有数据选通(DQS)脉冲控制电路系统的存储器以及相关联的系统、装置和方法。

背景技术

存储器装置广泛地用于存储与例如计算机、无线通信装置、相机、数字显示器等等的各种电子装置相关的信息。常常提供存储器装置作为计算机或其它电子装置中的内部半导体集成电路和/或外部可移动装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包含静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可需要外加电源来维持其数据。相比之下，非易失性存储器即使在无外部供电时也可保持其所存储的数据。非易失性存储器可用于广泛多种技术中，包含快闪存储器(例如，NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻式随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等等。改进存储器装置通常可包含增加存储器单元密度、提高读取/写入速度或另外减小操作延迟、增加可靠性、增加数据保持、减少功率消耗或降低制造成本，以及其它指标。

发明内容

在一个方面，本公开涉及一种存储器装置，其包括：外部端子，其被配置成接收包含具有第一脉冲宽度的第一脉冲的外部定时信号；以及电路系统，其可操作地耦合到所述外部端子，其中所述电路系统被配置成：至少部分地基于所述第一脉冲而产生第二脉冲，其中所述第二脉冲具有大于所述第一脉冲宽度的第二脉冲宽度，并且输出包含所述第二脉冲的内部定时信号。

在另一方面，本公开涉及一种存储器系统，其包括：存储器控制器；以及存储器装置，其可操作地连接到所述存储器控制器，其中所述存储器装置包含：外部端子，其被配置成从所述存储器控制器接收外部定时信号，所述外部定时信号包含具有第一脉冲宽度的第一脉冲；以及电路系统，其可操作地耦合到所述外部端子，其中所述电路系统被配置成：至少部分地基于所述第一脉冲而产生第二脉冲，其中所述第二脉冲具有大于所述第一脉冲宽度的第二脉冲宽度，并且输出包含所述第二脉冲的内部定时信号。

在另一方面，本公开涉及一种电路，其包括：置位/复位(SR)锁存器；以及延迟元件，其具有(a)可操作地连接到所述SR锁存器的输出的输入以及(b)可操作地连接到所述SR锁存器的第二输入的输出，其中：所述电路被配置成接收对应于外部定时信号的输入，并且所述电路进一步被配置成至少部分地基于所述外部定时信号而输出内部定时信号。

附图说明

参考以下图式可更好地理解本公开的许多方面。图式中的组件不一定是按比例的。实际上，重点是清楚地说明本公开的原理。附图不应被视为将本公开限制于所描绘的特定实施例，而是仅用于解释和理解。

图1A为示意性地示出根据本发明技术的各种实施例而配置的存储器系统的框图。

图1B为示意性地示出根据本发明技术的各种实施例而配置的存储器装置的框图。

图2A为互补外部DQS信号和外部数据(DQ)信号的信号图。

图2B为内部DQS信号和内部DQ信号的信号图。

图3为根据本发明技术的各种实施例而配置的DQS脉冲控制电路系统的示意图。