[发明专利]高阶补偿带隙电压基准电路

权利要求书

1.高阶补偿带隙电压基准电路，其特征在于，包括下述部分：

第一MOS管（MP1），其源极接高电平端，漏极通过第六电阻（R6）接第三参考点（P3），其栅极通过电容接漏极；

第二MOS管（MP2），其源极接高电平端，漏极通过第八电阻（R8）接第一参考点（P1），漏极还与电压输出端连接；

第一晶体管（Q1），其发射极通过第七十二电阻（R72）连接到第一参考点（P1），其集电极接地；

第二晶体管（Q2），其发射极通过第二电阻（R2）连接到第二参考点（P2），其集电极接地，第二参考点通过第七电阻（R7）接第一参考点（P1）；

第三晶体管（Q3），其发射极通过第五十二电阻（R52）连接到第三参考点（P3），其集电极接地，其发射极还与第一晶体管（Q1）的基极连接；

第四晶体管（Q4），其发射极通过第一电阻（R1）连接到第四参考点（P4），其集电极接地，第四参考点（P4）通过第五电阻（R5）接第三参考点（P3），其发射极还通过第九电阻（R9）与第二晶体管（Q2）的基极连接，第四晶体管（Q4）的基极通过第十电阻（R10）接第五参考点（P5）和第三晶体管的基极；

第一双运放（A1），其正性输入端接第二参考点（P2），负性输入端接第一晶体管Q1的发射极；

第二双运放（A2），其正性输入端接第四参考点（P4），负性输入端接第三晶体管（Q3）的发射极；

第三单运放（A3），其正性输入端接第一双运放的正性输出端，负性输入端接第一双运放的负性输出端，其输出端接第二MOS管（MP2）的栅极；

第四单运放（A4），其正性输入端接第二双运放（A2）的正性输出端，负性输入端接第二双运放（A2）的负性输出端，其输出端接第一MOS管（MP1）的栅极；

电压输出端通过第四电阻（R4）与第五参考点（P5）连接，第五参考点（P5）通过第三电阻（R3）接地。

2.如权利要求1所述的高阶补偿带隙电压基准电路，其特征在于，第二晶体管（Q2）的集电极面积是第一晶体管（Q1）集电极面积的8倍，第四晶体管（Q4）的集电极面积是第三晶体管（Q3）集电极面积的8倍。