[发明专利]一种基于FPGA的测控装置

权利要求书

1.一种基于FPGA的测控装置，其特征在于，包括CPU模块、FPGA模块和ADC转换回路，FPGA模块设置有第二SPI接口和扩展网络接口；FPGA模块通过扩展网络接口实现过程层SV数字采样值报文接收及GOOSE报文收发、站控层MMS报文收发；FPGA模块通过第二SPI接口与ADC转换回路进行通信连接，实时采集ADC模拟采样数据；CPU模块与FPGA模块之间通过第一SPI接口、SDIO接口、高速千兆以太网通信接口通信连接，第一SPI接口和/或SDIO接口用于CPU模块读写FPGA模块内部寄存器、IRIG-B时间信息，将FPGA模块配置管理信息传输给FPGA模块，以及获取FPGA模块的状态信息；高速千兆以太网通信接口用于CPU模块与FPGA模块之间的过程层SV数字采样值报文及GOOSE报文、站控层MMS报文，以及ADC模拟采样数据的输入输出传递。

2.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述扩展网络接口还支持GOOSE报文和MMS报文共网传输，支持GOOSE报文风暴抑制及MMS报文广播订阅、广播抑制功能。

3.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述FPGA模块包括多个独立的采样和插值回路，通过第二SPI接口接收的ADC模拟采样数据、通过网络扩展接口接收的SV数字采样数据分别采用独立的采样和插值回路进行处理，FPGA模块对每个采样和插值回路的采样数据全流程增加CRC校验，对插值后的数据进行完整性校验，若通过完整性校验，对整包采样值数据增加CRC校验，并通过高速千兆以太网通信接口转发给CPU模块。

4.根据权利要求3所述的一种基于FPGA的测控装置，其特征在于， 所述FPGA模块还用于对器件内部关键IP核与寄存器状态进行自校验，若监测到FPGA模块内部存在软故障，将发出告警信号并进行闭锁控制操作。

5.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，还包括看门狗复位回路，所述看门狗复位回路用于对CPU模块的运行进行监视，若看门狗复位回路在设定时间内未收到CPU模块打狗信号，则看门狗复位动作，对CPU模块进行复位重启处理。

6.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，还包括电压监视回路，所述电压监视回路用于对系统工作电源进行监视，采集监视数据通过IC接口传送给CPU模块，若电压超出工作限值范围，CPU模块发出告警信号。

7.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述FPGA模块还设置有CAN总线接口，用于与开入开出模件进行通信。

8.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述FPGA模块还设置有HCB总线接口，用于非实时多个CPU模块之间的快速通信。

9.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述FPGA模块还设置有HSB总线接口，用于多个CPU模块之间实时大数据量的交互。

10.根据权利要求1所述的一种基于FPGA的测控装置，其特征在于，所述FPGA模块还设置有通用的IO接口，用于故障及告警接点信号的输入输出。