[发明专利]一种基于FPGA的测控装置

说明书

本发明公开了一种基于FPGA的测控装置，包括CPU模块、FPGA模块和ADC转换回路，FPGA通过扩展网络接口实现过程层SV采样值报文接收及GOOSE报文收发，以及站控层MMS报文收发；FPGA通过第二SPI接口实时采集ADC模拟采样数据；CPU与FPGA之间的第一SPI接口和SDIO接口用于CPU模块读写FPGA模块内部寄存器、IRIG‑B时间信息，将FPGA模块配置管理信息传输给FPGA等；CPU与FPGA之间的高速千兆以太网通信接口用于CPU与FPGA之间过程层SV数字采样值报文及GOOSE报文、站控层MMS报文，以及ADC模拟采样数据的输入输出传递。本发明在FPGA与CPU之间设计多种数据总线链路，支持针对不同性质数据进行分类传输，必要时多总线可互相冗余协作运行，解决了不同性质的数据共用单一总线存在的相互干扰影响问题，提升了装置运行数据交互效率。

技术领域

本发明属于智能变电站技术领域，具体涉及一种基于FPGA的测控装置。

背景技术

目前国产处理器及FPGA芯片在性能指标、接口集成度以及可靠性方面与进口器件存在差距，缺少长时间运行经验，单一的处理器实现方式存在一定的性能瓶颈，通过FPGA与CPU集成设计，可以提升整体处理性能，但存在相互交互传输瓶颈问题；另一方面国产FPGA逻辑电路异常容易导致数据错误，如何避免国产器件性能差距对于装置动作行为的影响也是亟待解决的问题。

发明内容

为解决现有技术中的不足，本发明提供一种基于FPGA的测控装置，在FPGA模块与CPU模块之间设计多种数据总线链路，对不同性质数据进行分类传输，必要时多总线可互相冗余协作运行，优化提升总线利用率。

为达到上述目的，本发明所采用的技术方案如下：

一种基于FPGA的测控装置，包括CPU模块、FPGA模块和ADC转换回路，FPGA模块设置有第二SPI接口和扩展网络接口；FPGA模块通过扩展网络接口实现过程层SV数字采样值报文接收及GOOSE报文收发、站控层MMS报文收发；FPGA模块通过第二SPI接口与ADC转换回路进行通信连接，实时采集ADC模拟采样数据；CPU模块与FPGA模块之间通过第一SPI接口、SDIO接口、高速千兆以太网通信接口通信连接，第一SPI接口和/或SDIO接口用于CPU模块读写FPGA模块内部寄存器、IRIG-B时间信息，将FPGA模块配置管理信息传输给FPGA模块，以及获取FPGA模块的状态信息；高速千兆以太网通信接口用于CPU模块与FPGA模块之间的过程层SV数字采样值报文及GOOSE报文、站控层MMS报文，以及ADC模拟采样数据的输入输出传递。

进一步地，所述扩展网络接口还支持GOOSE报文和MMS报文共网传输，支持GOOSE报文风暴抑制及MMS报文广播订阅、广播抑制功能。

进一步地，所述FPGA模块包括多个独立的采样和插值回路，通过第二SPI接口接收的ADC模拟采样数据、通过网络扩展接口接收的SV数字采样数据分别采用独立的采样和插值回路进行处理，FPGA模块对每个采样和插值回路的采样数据全流程增加CRC校验，对插值后的数据进行完整性校验，若通过完整性校验，对整包采样值数据增加CRC校验，并通过高速千兆以太网通信接口转发给CPU模块。

进一步地， 所述FPGA模块还用于对器件内部关键IP核与寄存器状态进行自校验，若监测到FPGA模块内部存在软故障，将发出告警信号并进行闭锁控制操作。

进一步地，所述的一种基于FPGA的测控装置，还包括看门狗复位回路，所述看门狗复位回路用于对CPU模块的运行进行监视，若看门狗复位回路在设定时间内未收到CPU模块打狗信号，则看门狗复位动作，对CPU模块进行复位重启处理。

进一步地，所述的一种基于FPGA的测控装置，还包括电压监视回路，所述电压监视回路用于对系统工作电源进行监视，采集监视数据通过IC接口传送给CPU模块，若电压超出工作限值范围，CPU模块发出告警信号。

进一步地，所述FPGA模块还设置有CAN总线接口，用于与开入开出模件进行通信。