[发明专利]用于半导体器件的制造方法及半导体晶圆

权利要求书

1.一种制造半导体器件的方法，包括以下步骤：

形成测试图案，所述测试图案包括参考电阻以及泄漏电流流动通过其中的测量电阻，所述测量电阻与所述参考电阻串联耦合；以及

测量由所述泄漏电流的所述流动引起的、所述参考电阻与所述测量电阻之间的连接节点处的电压变化。

2.根据权利要求1所述的制造半导体器件的方法，

其中所述测量电阻是以经由第一绝缘膜设置在第一半导体区域上的第一电极和所述第一半导体区域作为端子的电阻。

3.根据权利要求2所述的制造半导体器件的方法，

其中所述参考电阻是以经由第二绝缘膜设置在第二半导体区域上的第二电极和所述第二半导体区域作为端子的电阻，

其中，在平面图中，所述第二半导体区域的由所述第二绝缘膜覆盖的区域大于所述第一半导体区域的由所述第一绝缘膜覆盖的区域，并且

其中所述第二电极大于所述第一电极。

4.根据权利要求3所述的制造半导体器件的方法，

其中所述第一电极是晶体管的栅极电极。

5.根据权利要求4所述的制造半导体器件的方法，

其中所述第一绝缘膜和所述第二绝缘膜包含具有高于氮化硅膜的介电常数的材料。

6.根据权利要求5所述的制造半导体器件的方法，

其中所述晶体管是形成提供在所述测试图案中的静态存储器单元的晶体管。

7.根据权利要求5所述的制造半导体器件的方法，

其中所述测量电阻包括彼此并联连接的多个单元测量电阻，并且

其中所述测试图案包括连接至所述连接节点的第一逻辑电路。

8.根据权利要求7所述的制造半导体器件的方法，

其中所述测试图案包括：

多个单元电路；以及

第二逻辑电路，所述多个单元电路的输出被供应给所述第二逻辑电路，

其中所述多个单元电路中的每个单元电路包括所述参考电阻、所述测量电阻和所述第一逻辑电路。

9.根据权利要求6所述的制造半导体器件的方法，

其中由所述测试图案提供的静态存储器单元中的有源间空间比被设置在半导体芯片上的静态存储器单元中的有源间空间窄。

10.根据权利要求6所述的制造半导体器件的方法，

其中所述晶体管的源极区域或漏极区域中的杂质注入数量大于设置在所述测试图案外部的晶体管的源极区域或漏极区域中的杂质注入数量。

11.一种半导体晶圆，多个半导体芯片被设置在所述半导体晶圆中，

所述半导体晶圆包括测试图案，所述测试图案包括参考电阻和测量电阻，所述测量电阻与所述参考电阻串联连接并且泄漏电流流动通过所述测量电阻，

其中所述参考电阻与所述测量电阻之间的连接节点处的电压被测量。

12.根据权利要求11所述的半导体晶圆，

其中所述测试图案被设置在用于从所述半导体晶圆切割成所述多个半导体芯片的划线上。

13.根据权利要求12所述的半导体晶圆，

其中所述测量电阻由第一半导体区域以及通过绝缘层设置在所述第一半导体区域上的第一电极形成，所述绝缘层包含具有高于氮化硅膜的介电常数的材料，

其中所述参考电阻由第二半导体区域以及通过绝缘层设置在所述第二半导体区域上的第二电极形成，所述绝缘层包含具有高于所述氮化硅膜的介电常数的材料。

14.根据权利要求12所述的半导体晶圆，

其中在测量所述连接节点处的电压之后，从所述半导体晶圆切割出多个半导体芯片。