[发明专利]用于半导体器件的制造方法及半导体晶圆

说明书

本公开涉及用于半导体器件的制造方法以及半导体晶圆。提供了一种制造能够检测Hi‑K消失的发生的半导体器件的方法。制造半导体器件的方法包括：制造测试图案的步骤，该测试图案包括参考电阻以及栅极泄漏电流流动通过其中的栅极泄漏电阻，并且栅极泄漏电阻与参考电阻串联连接；以及测量由栅极泄漏电流的流动引起的、参考电阻与栅极泄漏电阻之间的连接节点处的电压变化的步骤。

优先权要求

于2021年9月17日提交的日本专利申请No.2021-151960的该公开内容(包括说明书、附图和摘要)，通过引用全部并入本文。

技术领域

本发明涉及一种制造半导体器件的方法和半导体晶圆，例如一种制造使用具有高于氮化硅膜的介电常数的绝缘膜作为栅极绝缘膜而形成的半导体器件(在下文中称为晶体管或FET)的方法和半导体晶圆。

背景技术

下面列举了所公开的技术。

[专利文献1]日本未经审查专利公开No.2021-27096

例如专利文献1中描述了使用所具有的介电常数高于氮化硅膜的高介电常数绝缘膜作为栅极绝缘膜的FET。专利文献1描述了与能够提高可靠性的半导体器件的制造方法相关的技术。

发明内容

随着半导体器件的发展，FET的微细化不断发展，并且FET的栅极绝缘膜的减薄也在发展。当减薄栅极绝缘膜时，可以想到流动通过栅极绝缘膜的栅极泄漏电流增大，例如以减少栅极泄漏电流，并且作为栅极绝缘膜，例如使用具有高于氮化硅膜的介电常数的高介电常数绝缘材料(Hi-K)。

Hi-K的栅极绝缘膜由例如氧化铪(HfO₂)膜构成。在专利文献1中，停止蚀刻的氮化钛(TiN)电介质层被形成在该氧化铪膜上。这种氧化铪膜和堆叠在其上的氮化钛层可能由于例如制造半导体器件的工艺中的变化而消失。在下文中，氧化铪膜和堆叠在其上的氮化钛层的消失被称为Hi-K消失。

例如，当发生Hi-K消失时，栅极泄漏电流增大，并且因此FET的晶体管特性不是期望的特性，并且半导体器件中的电路系统可能无法正常操作。

在专利文献1中，既没有认识到也没有描述上述Hi-K消失。

将在下面描述本申请中公开的代表性实施例的简要概述。

也就是说，根据一个实施例的制造半导体器件的方法包括：形成测试图案的步骤，该测试图案包括参考电阻、以及栅极泄漏电流流动通过其中的栅极泄漏电阻，栅极泄漏电阻与参考电阻串联连接；以及测量由栅极泄漏电流的流动引起的、参考电阻与栅极泄漏电阻之间的连接节点处的电压变化的步骤。

通过本文的描述以及通过附图，其他问题和新颖特征将变得显而易见。

根据本发明的实施例，可以提供一种制造能够检测Hi-K消失的发生的半导体器件的方法。

附图说明

图1A是示意性地图示了根据第一实施例的半导体晶圆的配置的平面图。

图1B是示意性地图示了根据第一实施例的半导体晶圆的配置的平面图。

图2是示意性地图示了制造根据第一实施例的半导体晶圆的方法的流程图。

图3是示意性地图示了根据第一实施例的半导体芯片和TEG电路的配置的平面图。

图4是图示了存储器单元的配置的电路图。

图5A是用于解释根据第一实施例的半导体器件的截面图。

图5B是用于解释根据第一实施例的半导体器件的截面图。

图6是示意性地图示了根据第一实施例的测试图案的配置的平面图。