[发明专利]一种四核CPU芯片布局优化方法和系统

权利要求书

1.一种四核CPU芯片布局优化方法，其特征在于，所述方法包括：

配置命令关闭IC设计系统中useful skew环境，并对所述系统初始化；

通过floorplan整体布局控制芯片大小、摆放memory和pin位置，并添加boundarycell，以及打pg电源网络；

通过place方式设置包括cell间距、时序、面积和功耗参数，并摆放标准单元std cell；

根据place结果采用debug net方法在floorplan整体布局阶段以减少buffer插入和减少走线长度原则对memory进行摆放调整；

重复place方法和debug net方法，并根据时序报告的时序slack、drv violation和“congestion”条件判断最优获取最优芯片布局策略，并在useful skew打开环境下重新执行所述最优芯片布局策略。

2.根据权利要求1所述的一种四核CPU芯片布局优化方法，其特征在于，所述floorplan整体布局方法包括如下步骤：布局芯片的高速L2cache模块的block，采用外部中心对称，内部凹陷排列的方式布局所述block。

3.根据权利要求1所述的一种四核CPU芯片布局优化方法，其特征在于，所述系统初始化方法包括：导入预先制定的芯片设计布局数据，用于建立设计布局模型，进一步检测所述芯片设计布局数据的完整性。

4.根据权利要求1所述的一种四核CPU芯片布局优化方法，其特征在于，所述floorplan整体布局方法包括：用系统内部guide命令将功能单元往指定区域聚拢，用于形成聚拢的标准单元std cell。

5.根据权利要求1所述的一种四核CPU芯片布局优化方法，其特征在于，根据所述place结果在floorplan阶段调整memory方法包括：挪动memory位置和方向，并调整pin的左右方向，使得减少pin的走线长度。

6.根据权利要求1所述的一种四核CPU芯片布局优化方法，其特征在于，所述走线长度减少的方法包括：通过调整memory或加入guide方法，使得所述memory位置靠近CPU中心位置，用于减少走线长度。

7.根据权利要求6所述的一种四核CPU芯片布局优化方法，其特征在于，所述走线长度减少方法还包括：在完成所述memory位置确定后，进一步调整所述memory的凹陷形状，使得连接memory的clk pin走线最短。

8.根据权利要求1所述的一种四核CPU芯片布局优化方法，其特征在于，在高速L2cache模块区域中，memory从对应的pin开始向着所述高速L2cache模块中间区域走线，并根据memory时序差和pin的net长度进行调整到最佳布局。

9.一种四核芯片布局优化系统，其特征在于，所述系统执行权利要求1-8中任意一项所述的一种四核CPU芯片布局优化方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序可被处理器执行权利要求1-8中任意一项所述的一种四核CPU芯片布局优化方法。