[发明专利]一种TVS器件及制造方法

说明书

本发明提供一种TVS器件及制造方法，该方法包括以下步骤：提供一个自下而上依次包括重掺杂第一导电类型的衬底及轻掺杂第一导电类型的外延的基板；在所述外延形成元胞区沟槽及终端区沟槽；在两个所述终端区沟槽之间的所述外延表面形成重掺杂第一导电类型的第一掺杂区；在所述外延表面形成具有第二导电类型的基区；在所述第一掺杂区的上方形成第二导电类型的第二掺杂区；在所述元胞区沟槽两侧形成重掺杂第一导电类型的源区。本发明基于Trench NMOS工艺改进制作TVS器件，降低了器件的箝位系数，提高静电防护能力。

技术领域

涉及半导体技术领域，具体涉及一种TVS器件及制造方法。

背景技术

瞬态电压抑制器(TVS)被广泛应用于ESD保护领域，传统的TVS器件普遍采用二极管结构，存在箝位电压高，箝位系数大的缺点，难以有效保护电路。

现有技术中，提供一种SCR结构的TVS器件，能够有效地降低箝位系数，但是使用该结构的TVS器件存在触发电压高、易触发闩锁效应、ESD窗口难以优化等问题。因此，在不影响器件其他性能的情况下降低箝位系数，成为了现有技术中需要解决的问题。

发明内容

基于上述现有技术的缺点，本发明提供一种TVS器件及制造方法，通过NMOS工艺结构，能够在不影响器件其他性能的情况下降低箝位系数。

为实现上述目的，本发明提供一种TVS器件的制造方法，包括以下步骤：

提供一个基板，所述基板自下而上依次包括重掺杂第一导电类型的衬底及轻掺杂第一导电类型的外延；

在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽；

在所述外延上形成第一氧化层；

在所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽内填充多晶硅；

利用离子注入工艺，在两个所述终端区沟槽之间的所述外延表面形成重掺杂第一导电类型的第一掺杂区；

利用离子注入工艺在所述外延表面形成具有第二导电类型的基区；

在所述第一掺杂区的上方形成第二导电类型的第二掺杂区；

利用离子注入工艺,在所述元胞区沟槽103两侧形成重掺杂第一导电类型的源区。

可选地，在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽包括以下步骤：

在所述外延上形成硬掩膜；

利用蚀刻工艺，蚀刻所述硬掩膜及所述外延，形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽；

利用蚀刻工艺去除所述硬掩膜。

可选地，在所述外延形成元胞区沟槽、终端区沟槽、栅极沟槽及电阻沟槽后，还包括以下步骤：

在所述外延上形成牺牲层，以修复所述外延表面的损伤；

去除所述牺牲层。

利用薄膜沉积工艺形成第二氧化层，覆盖所述第一氧化层、所述多晶硅；

进一步地，在所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽内填充多晶硅包括以下步骤：

利用薄膜沉积工艺，在所述第一氧化层上形成多晶硅，并使所述多晶硅填充所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽；

利用蚀刻工艺、平坦化工艺，去除所述元胞区沟槽、所述终端区沟槽、所述栅极沟槽及所述电阻沟槽外的多晶硅。

进一步地，利用一次扩散工艺，同时形成所述基区、所述第二掺杂区。