[发明专利]一种改善闪存结构中控制栅间隙填充的方法

说明书

本申请提供一种改善闪存结构中控制栅间隙填充的方法，包括：提供一衬底，衬底分为核心区和外围区，在衬底中形成多个隔离部件；在衬底上形成位于核心区的多个相互隔开的浮栅和位于外围区的多个相互隔开的栅极；实施第一刻蚀，露出浮栅和栅极的部分侧壁；形成图形化的光刻胶层，覆盖衬底的外围区；以图形化的光刻胶层为掩模，实施第二刻蚀，露出浮栅的整个侧壁，使浮栅之间的间隙呈倒梯形；去除图形化的光刻胶层。通过使浮栅之间的间隙呈倒梯形，改善了控制栅间隙填充的效果，进而提升闪存核心存储电路的性能；同时，简化了工艺步骤，节约制造成本。

技术领域

本申请涉及半导体技术领域，具体涉及一种改善闪存结构中控制栅间隙填充的方法。

背景技术

目前，闪存已经成为非挥发性存储器的主流存储器。根据结构不同，闪存可分为或非闪存(NOR Flash)和与非闪存(NAND Flash)。闪存的主要特点是在不加电的情况下能长期保持存储的信息；且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。

现有的闪存包括位于衬底上的核心存储电路(Cell Circuit)和位于核心存储电路周围的外围电路(Peripheral Circuit)。所述核心存储电路包括一些具有较小特征尺寸的晶体管，而外围电路主要包括具有一些较大特征尺寸的高压及中低压电路的常规MOS晶体管，如果是嵌入式，还会有相应的低压逻辑电路。其中，核心存储电路中的相邻两晶体管的栅极之间的距离非常小，而外围电路中的两晶体管的栅极之间的距离相对较大。

随着半导体器件特征尺寸的不断缩小，浮栅之间的间隙也不断缩减，在诸如4nm的间隙中实施控制栅填充是非常困难的，进而造成核心存储电路的性能不佳。

发明内容

鉴于以上所述现有技术面临的困境，本申请的目的在于提供一种改善闪存结构中控制栅间隙填充的方法，用于解决现有技术中实施控制栅填充造成核心存储电路的性能不佳的问题。

为实现上述目的及其它相关目的，本申请实施例提供一种改善闪存结构中控制栅间隙填充的方法，包括：

提供一衬底，衬底分为核心区和外围区，在衬底中形成多个隔离部件；

在衬底上形成位于核心区的多个相互隔开的浮栅和位于外围区的多个相互隔开的栅极；

实施第一刻蚀，露出浮栅和栅极的部分侧壁；

形成图形化的光刻胶层，覆盖衬底的外围区；

以图形化的光刻胶层为掩模，实施第二刻蚀，露出浮栅的整个侧壁，使浮栅之间的间隙呈倒梯形；

去除图形化的光刻胶层。

优选的，形成浮栅和栅极，包括：

在衬底上沉积构成浮栅和栅极的栅极材料层；

研磨栅极材料层。

优选的，所述研磨为化学机械研磨，所述研磨在位于核心区的隔离部件的顶部露出时终止。

优选的，在衬底上沉积栅极材料层之前，在隔离部件之间的衬底上形成栅介质层。

优选的，采用热氧化工艺形成栅介质层。

优选的，第一刻蚀为湿法刻蚀。

优选的，湿法刻蚀使用的刻蚀剂为稀释氢氟酸溶液。

优选的，通过实施第一刻蚀，调整核心区和外围区之间的台阶高度差。

优选的，第二刻蚀为干法刻蚀。

优选的，去除图形化的光刻胶层，包括：

沉积绝缘层、位于绝缘层上的控制栅材料层；