[发明专利]半导体装置及半导体存储装置

说明书

实施方式提供能降低导通电阻的半导体装置及半导体存储装置。实施方式的半导体装置具备：第1电极；第2电极；氧化物半导体层，其设置在第1电极与第2电极之间；栅电极，其将氧化物半导体层包围；栅极绝缘层，其设置在栅电极与氧化物半导体层之间；第1绝缘层，其设置在第1电极与栅电极之间；以及第2绝缘层，其设置在第2电极与栅电极之间，在与从第1电极朝向第2电极的第1方向平行的截面中，将连结第1电极与第1绝缘层的界面的第1端部和第2电极与第2绝缘层的界面的第2端部的方向定义为第2方向，在截面中，氧化物半导体层的第1部分在第2方向上设置在栅极绝缘层与第1电极之间，在截面中，氧化物半导体层的第2部分在第2方向上设置在栅极绝缘层与第2电极之间。

本申请享受以日本特许申请2021-205699号(申请日：2021年12月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置及半导体存储装置。

背景技术

在氧化物半导体层形成沟道的氧化物半导体晶体管具备截止(OFF)动作时的沟道漏电流、即截止漏电流极小这一优异的特性。为了将氧化物半导体晶体管应用于存储器件的晶体管，希望降低导通(ON)电阻。

发明内容

本发明提供能够降低导通电阻的半导体装置及半导体存储装置。

实施方式的半导体装置具备：第1电极；第2电极；氧化物半导体层，其设置在所述第1电极与所述第2电极之间；栅电极，其将所述氧化物半导体层的至少一部分包围；栅极绝缘层，其至少一部分设置在所述栅电极与所述氧化物半导体层之间；第1绝缘层，其设置在所述第1电极与所述栅电极之间；以及第2绝缘层，其设置在所述第2电极与所述栅电极之间，在与从所述第1电极朝向所述第2电极的第1方向平行、且包含所述氧化物半导体层的截面中，将连结第1端部和第2端部的方向定义为第2方向，所述第1端部是所述第1电极与所述第1绝缘层的界面的所述氧化物半导体层侧的端部，所述第2端部是所述第2电极与所述第2绝缘层的界面的所述氧化物半导体层侧的端部，在所述截面中，所述氧化物半导体层的第1部分在所述第2方向上设置在所述栅极绝缘层与所述第1电极之间，在所述截面中，所述氧化物半导体层的第2部分在所述第2方向上设置在所述栅极绝缘层与所述第2电极之间。

附图说明

图1～图5是第1实施方式的半导体装置的示意剖视图。

图6～图11是表示第1实施方式的半导体装置的制造方法的示意剖视图。

图12是比较例的半导体装置的示意剖视图。

图13是第1实施方式的第1变形例的半导体装置的示意剖视图。

图14是第1实施方式的第2变形例的半导体装置的示意剖视图。

图15是第1实施方式的第3变形例的半导体装置的示意剖视图。

图16是第1实施方式的第4变形例的半导体装置的示意剖视图。

图17是第1实施方式的第5变形例的半导体装置的示意剖视图。

图18、图19是第2实施方式的半导体装置的示意剖视图。

图20是第2实施方式的变形例的半导体装置的示意剖视图。

图21是第3实施方式的半导体装置的示意剖视图。

图22是第4实施方式的半导体装置的示意剖视图。

图23是第4实施方式的变形例的半导体装置的示意剖视图。

图24是第5实施方式的半导体装置的示意剖视图。

图25是第5实施方式的变形例的半导体装置的示意剖视图。

图26是第6实施方式的半导体存储装置的框图。