[发明专利]存储器及其数据写入方法、存储系统

权利要求书

1.一种存储器(100)，其特征在于，所述存储器(100)包括：存储单元阵列(101)、写入控制电路(102)、检测控制电路(103)和开关电路(104)；

所述存储单元阵列(101)包括耦接到不同字线的多个静态随机存储器(100)SRAM单元，所述多个SRAM单元还均与第一位线(BT)和第二位线(BB)连接；

所述写入控制电路(102)分别与所述第一位线(BT)和所述第二位线(BB)连接，所述写入控制电路(102)用于在处于工作状态时，向所述第一位线(BT)加载待写入的第一数据(DATA)，并向所述第二位线(BB)加载对所述第一数据(DATA)进行反相得到的第二数据(DATA_n)；

所述检测控制电路(103)分别与所述写入控制电路(102)和所述开关电路(104)连接，所述开关电路(104)还分别与所述第一位线(BT)和所述第二位线(BB)连接，所述检测控制电路(103)用于若检测到所述第一数据(DATA)的电平发生跳变，则控制所述开关电路(104)将所述第一位线(BT)和所述第二位线(BB)连通，并控制所述写入控制电路(102)停止工作。

2.根据权利要求1所述的存储器(100)，其特征在于，所述检测控制电路(103)包括：检测子电路(1031)和控制子电路(1032)；

所述检测子电路(1031)的输入端用于接收所述第一数据(DATA)，所述检测子电路(1031)的输出端分别与所述控制子电路(1032)的第一输入端和所述开关电路(104)的第一控制端连接，所述检测子电路(1031)用于若检测到所述第一数据(DATA)的电平发生跳变，则输出脉冲信号(eq_en)；

所述控制子电路(1032)的第二输入端用于接收写入使能信号(W0_en)，所述控制子电路(1032)的输出端与所述写入控制电路(102)的控制端连接，所述控制子电路(1032)用于在所述脉冲信号(eq_en)为第一电平时，输出用于使所述写入控制电路(102)停止工作的去使能信号，并在所述脉冲信号(eq_en)为第二电平时，输出所述写入使能信号(W0_en)；

所述开关电路(104)的第一端与所述第一位线(BT)连接，所述开关电路(104)的第二端与所述第二位线(BB)连接，所述开关电路(104)用于在所述脉冲信号(eq_en)为第一电平时将所述第一端与第二端导通，并在所述脉冲信号(eq_en)为第二电平时，将所述第一端与第二端关断。

3.根据权利要求2所述的存储器(100)，其特征在于，所述检测子电路(1031)包括：延时子电路(31a)和比较子电路(31b)；

所述延时子电路(31a)的输入端用于接收所述第一数据(DATA)，所述延时子电路(31a)的输出端与所述比较子电路(31b)的第一输入端连接，所述延时子电路(31a)用于对所述第一数据(DATA)进行延时后输出；

所述比较子电路(31b)的第二输入端用于接收所述第一数据(DATA)，所述比较子电路(31b)的输出端分别与所述控制子电路(1032)的第一输入端和所述开关电路(104)的第一控制端连接，所述比较子电路(31b)用于若检测到所述比较子电路(31b)的两个输入端的电平不同，则输出脉冲信号(eq_en)。