[发明专利]存储器及其数据写入方法、存储系统

说明书

本申请提供了一种存储器及其数据写入方法、存储系统，属于存储技术领域。本申请提供的存储器包括：存储单元阵列、写入控制电路、检测控制电路和开关电路。其中，开关电路分别与第一位线和第二位线连接，检测控制电路能够在检测到待写入至存储单元阵列的第一数据的电平发生跳变时，能够控制开关电路将该第一位线和该第二位线连通，并控制写入控制电路停止工作。由此，可以使得第一位线和第二位线中处于高电平的位线能够通过电荷重分配的方式，将另一条位线上的电平拉高，该电荷重分配的过程无需写入控制电路进行驱动，因此有效降低了驱动位线时所需的功耗。

技术领域

本申请涉及存储技术领域，特别涉及一种存储器及其数据写入方法、存储系统。

背景技术

静态随机存取存储器(static random-access memory，SRAM)是一种随机存取存储器，其具有读写速度快的特点，常用作高速缓存。SRAM单元一般包括6个晶体管，其中4个晶体管能够组成一个锁存器，另外两个晶体管能够作为控制开关。该两个控制开关中的一个分别与字线(word line，WL)、第一位线(bit line，BL)和锁存器中的第一锁存节点连接，另一个分别与WL、第二位线和锁存器中的第二锁存节点连接。其中，第二位线也称为BL非，即

当对SRAM单元执行写操作时，可以在第一位线上加载待写入的数据，并在第二位线上加载对该待写入的数据进行反相得到的数据。并且，可以通过WL控制该两个控制开关均导通，以使第一位线与锁存器中的第一锁存节点导通，并使第二位线与锁存器中的第二锁存节点导通。由此，可以将第一位线上加载的数据写入至锁存器。其中，若待写入的数据为1，则可以在第一位线上加载高电平，并在第二位线上加载低电平。若待写入的数据为0，则可以在第一位线上加载低电平，并在第二位线上加载高电平。

但是，如果相邻两次写操作中待写入的数据不同，则需要使得第一位线或第二位线上的电平从低电平变为高电平，导致驱动位线时的功耗较高。

发明内容

本申请提供了一种存储器及其数据写入方法、存储系统，可以解决驱动位线时的功耗较高的技术问题。所述技术方案如下：

第一方面，提供了一种存储器，所述存储器包括：存储单元阵列、写入控制电路、检测控制电路和开关电路；

所述存储单元阵列包括耦接到不同字线的多个静态随机存储器SRAM单元，所述多个SRAM单元还均与第一位线和第二位线连接；

所述写入控制电路分别与所述第一位线和所述第二位线连接，所述写入控制电路用于在处于工作状态时，向所述第一位线加载待写入的第一数据，并向所述第二位线加载对所述第一数据进行反相得到的第二数据；

所述检测控制电路分别与所述写入控制电路和所述开关电路连接，所述开关电路还分别与所述第一位线和所述第二位线连接，所述检测控制电路用于若检测到所述第一数据的电平发生跳变，则控制所述开关电路将所述第一位线和所述第二位线连通，并控制所述写入控制电路停止工作。

可选地，所述检测控制电路包括：检测子电路和控制子电路；

所述检测子电路的输入端用于接收所述第一数据，所述检测子电路的输出端分别与所述控制子电路的第一输入端和所述开关电路的第一控制端连接，所述检测子电路用于若检测到所述第一数据的电平发生跳变，则输出脉冲信号；

所述控制子电路的第二输入端用于接收写入使能信号，所述控制子电路的输出端与所述写入控制电路的控制端连接，所述控制子电路用于在所述脉冲信号为第一电平时，输出用于使所述写入控制电路停止工作的去使能信号，并在所述脉冲信号为第二电平时，输出所述写入使能信号；

所述开关电路的第一端与所述第一位线连接，所述开关电路的第二端与所述第二位线连接，所述开关电路用于在所述脉冲信号为第一电平时将所述第一端与第二端导通，并在所述脉冲信号为第二电平时将所述第一端与第二端关断。