[发明专利]一种提高n型Flash存储器件抗辐射性能的方法

说明书

本发明涉及一种提高n型Flash存储器件抗辐射性能的方法，包括如下步骤：首先提供P型外延层，在P型外延层上依次形成二氧化硅层和氮化硅层；接着刻蚀形成STI隔离槽，对STI隔离槽底部和侧壁注入氮和氧；然后进行高温退火，使用LPCVD再生长一层氮化硅；填充HDP介质并退火，并对HDP介质进行平坦化；最后进行Flash高压阱注入、隧道氧化生长、浮栅多晶淀积、ONO淀积、控制栅多晶淀积、多晶刻蚀、LDD注入、侧墙淀积及刻蚀、源漏注入，后续工艺遵循通用的0.13μmFlash工艺制程。本发明提供的方法中STI侧壁形成的NON结构稳定，不受后续工艺制造热过程的影响；与通用的Flash工艺兼容型强。

技术领域

本发明涉及集成电路技术领域，特别涉及一种提高n型Flash存储器件抗辐射性能的方法。

背景技术

Flash具有易于CMOS工艺集成、非易失性、可重复编程、读取速度快、功耗低、集成度高等特点，往往被集成在SOC、DSP等集成电路中，用于数据存储。随着航空航天技术的发展，对Flash存储的抗辐射能力也要求越来越高。

Flash存储器的抗辐射性能除外围CMOS电路影响外，Flash存储器件本身的抗辐射性能至关重要。当Flash处于辐射环境中时，Flash存储器件中包裹浮栅的SiO2层会在电离辐射中产生电子-空穴对。电子-空穴对产生的电子在外加电场的作用下，迅速朝着栅极方向移动。而空穴被SiO2陷阱俘获后会导致沟道界面反型，往往会导致集成电路的静态电流的增加，甚至导致集成电路功能失效。由于STI浅沟槽技术的在大规模集成电路中的应用，STI填充的SiO2层在辐射环境下导致的场边缘漏电已成为影响Flash抗辐射性能的重要因素。

早期的Flash存储器电路抗辐射加固方法往往是通过增加屏蔽外壳的方式，会导致集成电路使用体积和重量偏大。后续通过版图设计进行加固的方式会直接增加Flash存储器件面积，大大降低了Flash的集成度。通过对STI进行侧壁注入P型杂质，提高反型阈值，降低辐射带来的影响，但这种注入技术会导致Flash耐压降低，影响高压编程效果；另一方面，注入的P型杂质会受后续工艺制造过程中热过程的影响，STI侧壁表面的注入杂质浓度会降低，进而降低抗辐射效果。

发明内容

为解决上述技术问题，本发明的一种提高n型Flash存储器件抗辐射性能的方法，包括如下步骤：

步骤S1：提供P型外延片，在所述外延片上生长一层牺牲氧化层，然后湿法去除后，再依次形成二氧化硅层和氮化硅层；

步骤S2：使用有源区光罩，刻蚀形成STI隔离槽；

步骤S3：对所述STI隔离槽底部和侧壁依次注入氮和氧，然后进行高温退火；

步骤S4：使用LPCVD生长一层氮化硅；

步骤S5：填充HDP介质并退火，然后对HDP介质进行平坦化；

步骤S6：进行Flash高压阱注入、隧道氧化生长、浮栅多晶淀积、ONO淀积、控制栅多晶淀积、多晶刻蚀、LDD注入、侧墙淀积及刻蚀、源漏注入，后续工艺遵循通用的0.13μmFlash工艺制程。

在本发明的一个实施例中，所述步骤S1中P型外延片的外延层厚度为4.0～6.0μm。

在本发明的一个实施例中，所述步骤S3中STI隔离槽底部和侧壁先注入氮，再注入氧；其中，注入氮的能量为3～5KeV,注入剂量为1.1～1.3E18cm^-2；注入氧的能量为2～4keV，注入剂量为1.4～1.6E18cm^-2；

而高温退火中退火温度为1150～1200℃，退火时间0.5～1小时；

高温退火后在STI隔离槽侧壁和底部自外而内形成二氧化硅层和氮化硅层，其中二氧化硅厚度为氮化硅厚度为