[发明专利]提高光刻套刻精度的方法

说明书

本发明提供一种提高光刻套刻精度的方法，提供基底，所述基底上形成有前层套刻标记和为倾斜形貌的当层套刻标记；获取所述当层套刻标记的关键尺寸参数；根据所述关键尺寸参数计算为倾斜形貌的所述当层套刻标记与为竖直形貌的所述当层套刻标记的偏移误差；获取所述前层套刻标记与所述当层套刻标记的第一套刻精度；以所述偏移误差补偿至所述第一套刻精度得到第二套刻精度。本发明通过量测套准标记的形貌，包括其高度和底部的倾斜角等，从而计算出偏移误差，将偏移误差补偿至量测得到的套刻结果，可以有效的提高光刻套刻精度，提高产品的质量。

技术领域

本发明涉及半导体技术领域，特别是涉及一种提高光刻套刻精度的方法。

背景技术

套刻精度(overlay，OVL)是指在光刻制造工艺中，当前层图形和前层图形的叠对位置精度。随着半导体工艺的发展，其图形的关键尺寸不断减小，对OVL的精度要求也越来越高，一般来讲，层与层之间的套刻精度需要控制在硅片关键尺寸的25％～30％。如何更加精准的量测OVL的值是非常重要的。现在业界主要有ASML(阿斯麦尔)和KT(科天)两家在做OVL(套准)机台，ASML主要用UDBO机台，利用光的衍射原理来量测OVL的大小，而KT利用IMAGE(图像)的方式来量测，其优势在于保证量测精度的情况下，量测速度快，减小量产成本。

影响套刻精度的因素有很多，主要分为设备漂移、套刻记号的设计和放置、衬底的影响、其他工艺的影响如机械平坦化、刻蚀等的影响，还有掩膜版受热导致的变形等。通过解决上述问题的影响就可以最大化的提升OVL精度，保证产品的质量。

在光刻中，受制程中多个因素的影响，比如光源，PEB(后焙)温度，图形分布不均匀等，其形成的图形形貌并不是垂直的，甚至无法保证形成Mark(标记)是对称的。那么这将对OVL量测结果造成极大的影响，尤其是OVL Mark的不对称会造成机台在确定当层Mark位置时有一个偏移量。请参阅图1至4，图1中包括四个由OVL机台量测得到的呈风车形分布的四个当层套刻标记，图2和图3分别为通过SEM机台得到的如图1所示的两平行的当层套刻标记的放大示意图，图4为套准量测图形。目前已发生过的相关案例是由于量测OVL Mark的不对称性导致量测fail或者量测的结果不准确，如下图1所示量测的OVL Image上下不对称，导致在量测过程中大量的点fail(缺陷)或者OVL结果不准确，在SEM(电子显微镜)下可以明显的看到Mark的不对称性，一边白边较厚，一边较薄。

为解决上述问题，需要提出一种新型的提高光刻套刻精度的方法。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种提高光刻套刻精度的方法，用于解决现有技术中在光刻中，受制程中多个因素的影响，比如光源，PEB(后焙)温度，图形分布不均匀等，其形成的图形形貌并不是垂直的，甚至无法保证形成Mark(标记)是对称的，将对套准量测结果造成极大的影响，影响套准标记精度的问题。

为实现上述目的及其他相关目的，本发明提供一种提高光刻套刻精度的方法，包括：

步骤一、提供基底，所述基底上形成有前层套刻标记和为倾斜形貌的当层套刻标记；

步骤二、获取所述当层套刻标记的关键尺寸参数；

步骤三、根据所述关键尺寸参数计算为倾斜形貌的所述当层套刻标记与为竖直形貌的所述当层套刻标记的偏移误差；

步骤四、获取所述前层套刻标记与所述当层套刻标记的第一套刻精度；

步骤五、以所述偏移误差补偿至所述第一套刻精度得到第二套刻精度。

优选地，步骤一中的所述基底为硅衬底。

优选地，步骤一中的所述前层套刻标记为形成于所述基底上的介质层。

优选地，步骤一中的所述当层套刻标记为显影后的光刻胶层。