[发明专利]内埋式元器件的硬质封装结构及其制备方法

说明书

一种内埋式元器件的硬质封装结构，包括开有第一窗口的胶粘层；贴设于胶粘层的上表面的第一硬质基板，开有与第一窗口共同形成容置腔的第二窗口，其上表面或双面设有线路；第二硬质基板，贴设于胶粘层的下表面、其单面或双面设有线路，当两块硬质基板的双面设有线路时，各硬质基板内部填充有层间导体，第一硬质基板和第二硬质基板电性连接；元器件，键合在第二硬质基板上；绝缘层，其材质为流动性树脂，绝缘层填充于容置腔中、并包覆元器件，绝缘层内填充有层间导体，使该硬质封装结构不容易损伤元器件、且更薄。本发明还涉及一种上述内埋式元器件的硬质封装结构的制备方法。

技术领域

本发明涉及线路板，尤其是涉及一种内埋式元器件的硬质封装结构，还涉及前述内埋式元器件的硬质封装结构的制备方法。

背景技术

半导体封装技术对于发挥功率半导体器件的功能至关重要。良好电隔离和热管理，最小的寄生电容，极少的分布电感，都要通过精心设计封装结构来实现。半导体封装技术领域中常用到封装基板，封装基板是Substrate(简称SUB)，即印刷线路板中的术语。基板可为芯片提供电连接、保护、支撑、散热、组装等功效，以实现多引脚化，缩小封装产品体积、改善电性能及散热性、超高密度或多芯片模块化的目的。目前，封装基板正朝着高密度化的方向发展，例如将元件内埋于多层线路板中。

专利号为ZL201210586713.1(授权公告号为CN103904062A)的中国发明专利公开了一种内埋式电子元件封装结构，其包括核心层、电子元件、第一介电层、第二介电层。该核心层设有贯通的容置槽，电子元件位于容置槽内。第一介电层及第二介电层分别由上及下压合于电子元件及核心层上，以将电子元件及核心层包覆于第一介电层及第二介电层内。其中，第一介电层和第二介电层的材质例如为半固化树脂(prepreg，PP)。

上述内埋式电子元件封装结构存在以下不足：①由于常规的半固化树脂PP为“树脂+玻纤布+填料”的结构，在封装结构压合时玻纤布会挤压到元器件，导致元器件损伤或损坏，而且，半固化树脂PP填充时容易在元器件周围形成缝隙，发生填充空洞，从而造成封装结构产品可靠性失效；②该内埋式电子元件封装结构有一层固化板和两层半固化板，导致封装结构较厚；③由于半固化树脂PP固化前呈熔融状态，使该封装结构在组装时需要先用支撑件和可剥离膜贴装元器件，当元器件在固化后的半固化树脂PP上固定住以后再移除支撑件和可剥离膜，使该封装结构的制备工艺流程长，影响封装结构的加工效率。

发明内容

本发明所要解决的第一个技术问题是针对上述的技术现状而提供一种不容易损伤元器件、且更薄的内埋式元器件的硬质封装结构。

本发明所要解决的第二个技术问题是针对上述的技术现状而提供一种上述内埋式元器件的硬质封装结构的制备方法，工艺流程更短从而加工效率更高。

本发明所要解决的第三个技术问题是针对上述的技术现状而提供一种上述内埋式元器件的硬质封装结构的制备方法，能够有效防止元器件周围形成缝隙从而避免造成封装结构产品可靠性失效。

本发明解决上述的第一个技术问题所采用的技术方案为：一种内埋式元器件的硬质封装结构，其特征在于：包括

胶粘层，其上开有第一窗口；

第一硬质基板，贴设于所述胶粘层的上表面、且开有与所述第一窗口对应的第二窗口，该第二窗口与第一窗口共同形成容置腔，所述第一硬质基板的上表面设有线路，或，所述第一硬质基板的双面均设有线路；

第二硬质基板，贴设于所述胶粘层的下表面，所述第二硬质基板的单面或双面设有线路，且当所述第一硬质基板和/或第二硬质基板的双面设有线路时，所述第一硬质基板的双面路线之间和/或第二硬质基板的双面路线之间电导通，此外，所述第一硬质基板和第二硬质基板之间电导通；

元器件，贴装在所述第二硬质基板的上表面、并位于所述容置腔中；