[发明专利]一种连续时间sigma-delta调制器结构

权利要求书

1.一种连续时间sigma-delta调制器结构，其特征在于：包括积分单元、ADC单元、译码单元以及低通滤波电流舵DAC阵列单元，所述积分单元的输出端与ADC单元的输入端电连接，ADC单元的输出端与译码单元的输入端电连接，所述译码单元的输出端与低通滤波电流舵DAC阵列单元的输入端电连接，所述低通滤波电流舵DAC阵列单元的输出端与积分单元的输入端电连接；

所述积分单元用于对输入信号的量化噪声进行积分滤波，所述ADC单元用于对输入信号进行量化，译码单元用于对输入信号进行译码，所述低通滤波电流舵DAC阵列单元的用于对输入信号进行电平转换以及滤波。

2.根据权利要求1所述的一种连续时间sigma-delta调制器结构，其特征在于：所述积分单元包括电阻R、电容C以及运算放大器OPA，所述电阻R的一端电连接输入信号，电阻R的另一端电连接运算放大器OPA的输入端，所述电容C的一端电连接运算放大器OPA的输入端，电容C的另一端电连接运算放大器OPA的输出端。

3.根据权利要求1所述的一种连续时间sigma-delta调制器结构，其特征在于：所述低通滤波电流舵DAC阵列单元包括若干组DAC子单元以及总电流源，所述总电流源分别与各组DAC子单元电连接。

4.根据权利要求3所述的一种连续时间sigma-delta调制器结构，其特征在于：所述译码单元为3-8译码器，所述低通滤波电流舵DAC阵列单元包括8组DAC子单元。

5.根据权利要求4所述的一种连续时间sigma-delta调制器结构，其特征在于：所述DAC子单元包括晶体管M0、M1、M2、M3、M4、电阻R1、R2、电容C1、C2；

M0的漏极分别与M1和M2的源极连接，M1和M2的漏极分别连接输出节点Vn和Vp，输出节点Vn和Vp分别连接运算放大器OPA的两个输入端；

M0的漏极还分别与M3和M4的源极连接，M3的漏极分别连接电阻R1和电容C1，M4的漏极分别连接电阻R2、电容C2。

6.根据权利要求5所述的一种连续时间sigma-delta调制器结构，其特征在于：所述M1和M2为高阈值MOS管。

7.根据权利要求5所述的一种连续时间sigma-delta调制器结构，其特征在于：所述总电流源包括晶体管M5、M6，M5的漏极与M1的漏极连接，M6的漏极与M2的漏极连接。

8.根据权利要求1所述的一种连续时间sigma-delta调制器结构，其特征在于：所述ADC单元为3-bit Sub-ADC。