[发明专利]一种连续时间sigma-delta调制器结构

说明书

本发明涉及集成电路技术领域，具体涉及了一种连续时间sigma‑delta调制器结构。包括积分单元、ADC单元、译码单元以及低通滤波电流舵DAC阵列单元，所述积分单元的输出端与ADC单元的输入端电连接，ADC单元的输出端与译码单元的输入端电连接，所述译码单元的输出端与低通滤波电流舵DAC阵列单元的输入端电连接，所述低通滤波电流舵DAC阵列单元的输出端与积分单元的输入端电连接；所述积分单元用于对输入信号的量化噪声进行积分滤波，所述ADC单元用于对输入信号进行量化，译码单元用于对输入信号进行译码，所述低通滤波电流舵DAC阵列单元的用于对输入信号进行电平转换以及滤波。能够不增大调制器电路设计难度的前提下，提高调制器性能。

技术领域

本发明涉及集成电路技术领域，具体涉及了一种连续时间sigma-delta调制器结构。

背景技术

连续时间sigma-delta调制器不仅具有模数转换功能，同时还具有滤波功能，即在完成数据转换的同时自动完成信号的滤波，由于其特殊性，该类调制器被广泛应用于全集成接收机芯片的设计中。由于该类调制器的滤波效果是通过反馈环路DAC和积分电路共同作用产生的，因此反馈环路中DAC和积分电路的性能会影响整个调制器的性能。

在调制器中，反馈DAC的作用是恢复量化后的信号，完成数字信号到模拟信号的转换，而在通信接收机应用中时钟的频率往往很高，高达数吉赫兹，时钟抖动(jitter)的影响会非常大，而DAC的输入端为与时钟同频率的数字信号，因此时钟抖动对DAC性能的影响尤为明显。

现有的调制器中，为了抑制时钟抖动，通常采用提高量化器的位数或者采用FIR-DAC两种方法，这两种方法的核心原理是提高DAC的位数，降低时钟抖动的电平大小，从而降低时钟抖动在一定时间内的能量，进而降低时钟抖动对DAC输出波形的影响，然而提高DAC的位数会间接增大前级量化器的设计难度。

发明内容

本发明所解决的技术问题在于提供一种连续时间sigma-delta调制器结构，能够在不增大调制器电路设计难度的前提下，提高调制器性能。

本发明提供的基础方案：一种连续时间sigma-delta调制器结构，包括积分单元、ADC单元、译码单元以及低通滤波电流舵DAC阵列单元，所述积分单元的输出端与ADC单元的输入端电连接，ADC单元的输出端与译码单元的输入端电连接，所述译码单元的输出端与低通滤波电流舵DAC阵列单元的输入端电连接，所述低通滤波电流舵DAC阵列单元的输出端与积分单元的输入端电连接；

所述积分单元用于对输入信号的量化噪声进行积分滤波，所述ADC单元用于对输入信号进行量化，译码单元用于对输入信号进行译码，所述低通滤波电流舵DAC阵列单元的用于对输入信号进行电平转换以及滤波。

本发明的原理及优点在于：通过积分单元对输入信号的量化噪声进行积分滤波，积分单元的输出作为ADC单元的输入，ADC单元对积分后的输入信号进行量化，ADC单元的输出作为译码单元的输入，译码单元对输入信号进行进制转换，通过译码单元在输出端口产生一进制的输出码字，输出码字作为低通滤波电流舵DAC阵列单元的输入信号，连接至相应的端口，通过DAC进行数模转换，由低通滤波电流舵DAC阵列单元对输入码字进行电平转换和滤波，达到优化数字码字的目的，从而有效抑制数字码字中的时钟抖动，降低时钟抖动能量。低通滤波电流舵DAC阵列单元相应码字对应的模拟信号与积分单元的输入信号产生残差即量化噪声，由于时钟抖动已被消减，因此产生的量化噪声更加纯净，进而可以提高整个调制器的性能。

进一步，所述积分单元包括电阻R、电容C以及运算放大器OPA，所述电阻R的一端电连接输入信号，电阻R的另一端电连接运算放大器OPA的输入端，所述电容C的一端电连接运算放大器OPA的输入端，电容C的另一端电连接运算放大器OPA的输出端。

通过电阻R、电容C，运算放大器OPA构成有源RC积分器。