[发明专利]半导体存储器件

说明书

公开了一种半导体存储器件，该半导体存储器件包括：衬底，包括有源图案，该有源图案包括彼此间隔开的第一源/漏区和第二源/漏区；位线，电连接到第一源/漏区并跨过有源图案；存储节点接触部，电连接到第二源/漏区；间隔物结构，在位线和存储节点接触部之间；着接焊盘，电连接到存储节点接触部；绝缘图案，在间隔物结构上并与着接焊盘相邻；以及衬层，在绝缘图案和着接焊盘之间。该绝缘图案可以包括：上绝缘部分和下绝缘部分，下绝缘部分在上绝缘部分和间隔物结构之间。下绝缘部分的最大宽度可以大于上绝缘部分的最小宽度。

相关申请的交叉引用

本专利申请要求于2021年11月12日在韩国知识产权局递交的韩国专利申请No.10-2021-0155887的优先权，其全部内容通过引用合并于此。

技术领域

本公开涉及半导体存储器件。

背景技术

由于其小型、多功能和/或低成本特性，半导体器件被认为是电子工业中的重要元件。存储器件作为半导体器件的一个示例，其被配置为存储逻辑数据。随着电子工业的发展，对具有改进特性的半导体器件的需求不断增加。例如，对具有高可靠性、高性能和/或多功能的半导体器件的需求不断增加。为了满足这种需求，可以增加半导体器件的结构复杂性和/或集成密度。

发明内容

本发明构思的实施例提供了一种具有改进的电特性的半导体存储器件。

根据本发明构思的实施例，一种半导体存储器件可以包括：衬底，包括有源图案，该有源图案包括彼此间隔开的第一源/漏区和第二源/漏区；位线，电连接到第一源/漏区并跨过有源图案；存储节点接触部，电连接到第二源/漏区；间隔物结构，在位线和存储节点接触部之间；着接焊盘，电连接到存储节点接触部；绝缘图案，在间隔物结构上并与着接焊盘相邻；以及衬层，在绝缘图案和着接焊盘之间。该绝缘图案可以包括：上绝缘部分和下绝缘部分，下绝缘部分在上绝缘部分和间隔物结构之间。下绝缘部分的最大宽度可以大于上绝缘部分的最小宽度。

根据本发明构思的实施例，一种半导体存储器件可以包括：衬底，包括有源图案；位线，跨过有源图案；存储节点接触部，与位线相邻；间隔物结构，在位线和存储节点接触部之间；第一沟槽和第二沟槽，在间隔物结构上，第二沟槽在第一沟槽和间隔物结构之间；着接焊盘，电连接到存储节点接触部；绝缘图案，在第一沟槽和第二沟槽之间；衬层，包围绝缘图案。该衬层可以包括：上衬层和下衬层，上衬层在第一沟槽中，下衬层在第二沟槽中。上衬层的最大厚度可以大于下衬层的最大厚度。

根据本发明构思的实施例，一种半导体存储器件可以包括：衬底，包括有源图案，该有源图案包括第一源/漏区和一对第二源/漏区，其中，第二源/漏区彼此分离且第一源/漏区在第二源/漏区之间；器件隔离层，在衬底上的限定有源图案的沟槽中；字线，在第一方向上延伸跨过有源图案；栅极介电层，在字线和有源图案之间；字线封盖图案，在字线上；层间绝缘图案，在字线封盖图案上；位线，电连接到第一源/漏区，在层间绝缘图案上并在与第一方向交叉的第二方向上延伸，该位线包括：顺序堆叠的位线多晶硅图案、位线防扩散图案和位线金属图案；间隔物结构，在位线的侧表面上；存储节点接触部，耦接到第二源/漏区之一并通过间隔物结构与位线间隔开；着接焊盘，电连接到存储节点接触部；绝缘图案，在间隔物结构上并与着接焊盘相邻；衬层，在绝缘图案和着接焊盘之间；以及数据存储图案，在着接焊盘上。该绝缘图案可以包括：上绝缘部分和下绝缘部分，下绝缘部分在上绝缘部分和间隔物结构之间。下绝缘部分的最大宽度可以大于上绝缘部分的最小宽度。

附图说明

图1是示出了根据本发明构思的实施例的半导体存储器件的平面图。

图2是示出了沿图1的线A-A’、线B-B’和线C-C’截取的截面的截面图。

图3是示出了图2的部分“M”的放大截面图。

图4、图6、图8、图10、图12、图14、图16、图18和图20是示出了根据本发明构思的实施例的制造半导体存储器件的方法的平面图。