[发明专利]3D芯片封装结构及封装方法

说明书

本申请属于芯片封装技术领域，具体涉及一种3D芯片封装结构及封装方法。本申请旨在解决现有封装工艺复杂，封装总成本高的技术问题。本申请的3D芯片封装结构包括芯片本体，芯片本体包括：第一芯片，具有第一表面；第二芯片，设置于第一芯片的第一表面；第一绝缘封装层，设置于第一表面，并包裹于第二芯片的表面；以及第一电连接结构，第一电连接结构贯穿第一绝缘封装层，且第一电连接结构电性连接于第一芯片和第二芯片之间。本申请能够提升第一芯片和第二芯片的传输速度、优化封装尺寸的同时，可以简化第一芯片和第二芯片的封装工艺，降低封装工艺的复杂程度，从而降低封装总成本。

技术领域

本申请涉及芯片封装技术领域，尤其涉及一种3D芯片封装结构及封装方法。

背景技术

随着芯片与电子产品中高性能、高传输速率、小尺寸、高可靠性以及超低功耗的要求越来越高，促使先进封装技术不断突破发展。为了提升芯片的传输速率，优化芯片的封装尺寸，三维(3D)封装的需求越来越强烈。

相关技术中，3D芯片封装通常需要在封装硅基体上先形成封装槽，并将待封装的一个芯片设置在封装槽内，之后将封装硅基体通过键合等方式与待封装的另一个芯片进行堆叠封装，且通过电连接结构电性连接于两个芯片之间。

然而，相关技术中的3D芯片封装中，封装工艺复杂，封装总成本高。

发明内容

本申请提供一种3D芯片封装结构及封装方法，能够提升芯片的传输速度，优化封装尺寸的同时，能够简化封装工艺，降低封装成本。

为了实现上述目的，本申请提供如下技术方案：

本申请的第一方面提供一种3D芯片封装结构，其包括：芯片本体，所芯片本体包括：

第一芯片，具有第一表面；

第二芯片，设置于所述第一芯片的第一表面；

第一绝缘封装层，设置于所述第一表面，并包裹于所述第二芯片的表面；以及

第一电连接结构，所述第一电连接结构贯穿所述第一绝缘封装层，且所述第一电连接结构电性连接于所述第一芯片和所述第二芯片之间。

与相关技术相比，本申请的第一方面提供的3D芯片封装结构具有如下优点：

本申请实施例提供的3D芯片封装结构包括第一芯片、第二芯片、第一绝缘封装层和第一电连接结构，第一芯片具有第一表面，第二芯片设置于第一芯片的第一表面，第一绝缘封装层设置于第一表面，并包裹于第二芯片的表面，第一电连接结构贯穿第一绝缘封装层，且第一电连接结构电性连接于第一芯片和第二芯片之间。上述方案中，通过将第二芯片设置于第一芯片的第一表面上，并使第一绝缘封装层形成于第一表面并包裹于第二芯片的表面，这样，能够提升芯片的传输速度，优化封装尺寸的同时，可以简化第一芯片和第二芯片的封装工艺，降低封装工艺的复杂程度，从而降低封装总成本。

作为本申请上述结构的一种改进，所述第二芯片在所述第一芯片上的投影均位于所述第一表面的边缘内侧。

作为本申请上述结构的一种改进，所述第一绝缘封装层延伸至所述第一表面的边缘。

作为本申请上述结构的一种改进，所述第一绝缘封装层的边缘与所述第一表面的边缘齐平。

作为本申请上述结构的一种改进，所述第一绝缘封装层为环氧有机层。

作为本申请上述结构的一种改进，所述第一芯片和所述第二芯片上均设置有引脚，所述引脚与所述第一电连接结构连接。

作为本申请上述结构的一种改进，所述引脚包括设置于所述第一芯片上的第一引脚，所述第一引脚设置于所述第一表面，且所述第一引脚的位置和所述第二芯片的位置互不重叠。