[发明专利]高可靠性飞行控制系统及应用该系统的多余度计算方法

权利要求书

1.一种高可靠性飞行控制系统，其特征在于，包括：

FPGA芯片(1)，所述FPGA芯片(1)内嵌有至少三个NiosⅡ软核处理器(2)，每个所述NiosⅡ软核处理器(2)，配置用于接收并处理飞行参数，得到执行数据；

Mutex互斥核处理器(3)，所述Mutex互斥核处理器(3)与所述NiosⅡ软核处理器(2)通信连接，配置用于接收每个所述NiosⅡ软核处理器(2)传输的执行数据，当所有NiosⅡ软核处理器(2)传输的执行数据均被Mutex互斥核处理器(3)收到后再同步发出；

判决模块(4)，嵌设在所述FPGA芯片(1)上，且其与所述Mutex互斥核处理器(3)通信连接，所述判决模块(4)配置用于监控每个所述NiosⅡ软核处理器(2)的运行状态以及接收执行数据；

所述判决模块(4)，还配置用于根据各个所述NiosⅡ软核处理器(2)的运行状态，判断各个NiosⅡ软核处理器(2)是否存在失效问题；并输出判决结果。

2.根据权利要求1所述的一种高可靠性飞行控制系统，其特征在于，还包括：存储器，其与所述NiosⅡ软核处理器(2)对应设置且通信连接；所述存储器，配置用于存储相应的NiosⅡ软核处理器(2)接收的飞行参数。

3.根据权利要求1所述的一种高可靠性飞行控制系统，其特征在于，所述飞行参数包括：飞行空速、飞行高度和飞行姿态角。

4.根据权利要求1所述的一种高可靠性飞行控制系统，其特征在于，各个所述NiosⅡ软核处理器(2)共享相同的飞行参数，运行相同的算法，并各自独立输出执行数据。

5.一种多余度计算方法，其特征在于，采用权利要求1至4任一项所述的一种高可靠性飞行控制系统，所述多余度计算方法包括以下步骤：

接收并处理飞行参数，得到执行数据；所述执行数据由所述NiosⅡ软核处理器(2)运算得到；

接收每个NiosⅡ软核处理器(2)传输的执行数据，当所有NiosⅡ软核处理器(2)传输的执行数据均被Mutex互斥核处理器(3)收到后再同步发出；

监控每个NiosⅡ软核处理器(2)的运行状态以及接收执行数据；

根据各个NiosⅡ软核处理器(2)的运行状态，判断各个NiosⅡ软核处理器(2)是否存在失效问题；并输出判决结果。

6.一种服务端，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求5所述的一种单芯片多余度计算方法的步骤。

7.一种计算机可读存储介质，所述计算机可读存储介质有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求5所述的一种单芯片多余度计算方法的步骤。